飞思卡尔第十章AD转换翻译

飞思卡尔第十章AD转换翻译

ID:37539864

大小:89.00 KB

页数:32页

时间:2019-05-24

飞思卡尔第十章AD转换翻译_第1页
飞思卡尔第十章AD转换翻译_第2页
飞思卡尔第十章AD转换翻译_第3页
飞思卡尔第十章AD转换翻译_第4页
飞思卡尔第十章AD转换翻译_第5页
资源描述:

《飞思卡尔第十章AD转换翻译》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、第10章模拟到数字转换器(ADC12B16CV1)修订历史10.1介绍该ADC12B16C是一个16通道,12位,多路输入的逐次逼近模拟到数字转换器。请参考设备的电气规范ATD准确性。10.1.1特点8-,10-,或12位分辨率。在停止模式转换使用内部产生的时钟自动返回到低电源转换后序列自动比较打断高于或更少/可编程值同比可编程的采样时间。左/右对齐结果数据。外部触发控制。序列完成中断。模拟输入通道的16个模拟输入多路复用器。特别转换为VRH造型,VRL,(VRL+VRH造型)/2。1至16的转换序列的长度。连续转换模式。多通道

2、扫描。可配置的任何广告或增设4个通道触发任何外部触发功能投入。四个额外的触发输入可以芯片外部或内部。请参考设备规范的可用性和连接。通道周围包裹配置位置(当转换序列中的多个频道)。10.1.2操作模式10.1.2.1转换模式有软件性能的单间,或连续转换一个可编程的选择单通道或多通道。10.1.2.2MCU的运行模式停止模式-ICLKSTP=0ATDCTL2寄存器()    进入停止模式中止任何正在进行的转换序列,如果一个序列已中止    退出后重新启动它停止模式。这有同样的效果为出发1/后果    转换序列与写入ATDCTL5。因

3、此,从停止模式退出后,与一以前中止顺序等所有标志都清零-ICLKSTP=1ATDCTL2登记()    A/D转换序列的基础上无缝继续在国内产生的停止模式    时钟ICLK作为ATD时钟。转换过渡期间从运行到停止模式或副    相反的结果是不写入结果登记,没有国家合作框架的标志设置,也没有做比较。    当在停止模式(转换ICLKSTP=1)一停止ATD是恢复时间tATDSTPRCV    要切换到基于ATDCLK总线时钟停止模式时离开。不要访问    在此期间ATD寄存器。等待模式ADC12B16C行为在运行相同,等待模式。

4、为了降低功耗连续性转换之前,应中止进入等待模式。冻结模式在冻结模式下ADC12B16C要么继续或完成或停止转换根据FRZ1和FRZ0位。这是非常有用的调试和仿真。10.1.3框图10.2信号描述本节列出了所有的投入ADC12B16C块。10.2.1详细的信号说明ANx(x=15,14,13,12,11,10,9,8,7,6,5,4,3,2,1,0)10.2.1.1此引脚作为模拟输入通道十它也可以配置为数字端口或外部触发为ATD转换。10.2.1.2ETRIG3,ETRIG2,ETRIG1,ETRIG0这些输入可以配置作为ATD转

5、化为外部触发。参阅这些投入的可用性和连接设备的规格!10.2.1.3VRH,VRLVRH造型是较高的参考电压,VRL是低ATD转换参考电压。10.2.1.4VDDA,VSSA这些引脚为ADC12B16C块模拟电路的电源。10.3记忆地图和寄存器定义本节提供了所有寄存器的ADC12B16C访问的详细描述。10.3.1模块存储器映射图10-2给出了一个对所有ADC12B16C寄存器的概述。 注意注册地址=基地址+偏移地址,那里的基址是指在水平和单片机的地址偏移是指在模块水平。10.3.2注册说明本节介绍的地址为所有ADC12B16C

6、寄存器和个人位。10.3.2.1ATD控制寄存器0(ATDCTL0)写入到这个寄存器将中止当前转换序列。模块基地+0x0000图10-3。ATD控制寄存器0(ATDCTL0)阅读:随时写入:任何时候,在特殊模式总是写0到保留位7。表10-1。ATDCTL0场说明场 描述 3-0WRAP的[3-0]环绕通道选择位-这些位决定为环绕声道时做多频道转换。编码是总结在表10-2。表10-2。多通道环绕编码10.3.2.2ATD控制寄存器1(ATDCTL1)写入到这个寄存器将中止当前转换序列。图10-4。ATD控制寄存器1(ATDCTL1

7、)阅读:随时写入:随时表10-3。ATDCTL1场说明场描述   7ETRIGSEL外部触发源选择-该位选择外部触发源将任公元1渠道或ETRIG3-0的投入之一。查看可用性和连接的设备规格ETRIG3-0投入。如果某个特定ETRIG3-0输入选项不可用,写1到ETRISEL只设置位,但没有影响,这意味着该广告渠道(由ETRIGCH3-0选中)之一,是作为源配置外部触发。编码是总结在表10-5。6-5情景[1:0]A/D分辨率选择-这些位选择的A/D转换结果的决议。见表10-4编码。   4SMP_DIS出院前采样位0未履行前采样

8、。1内部采样电容出院前采样通道。这增加了2个时钟周期ATD的采样时间。这可以帮助检测开路,而不是以前的测量取样通道。30External触发通道选择-这些位选择的广告渠道或ETRIG3-01输入1ETRIGCH[3:0]作为外部触发源。编码是总结在表10-5。表

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。