微机原理第五章存储器

微机原理第五章存储器

ID:37424857

大小:648.10 KB

页数:35页

时间:2019-05-12

微机原理第五章存储器_第1页
微机原理第五章存储器_第2页
微机原理第五章存储器_第3页
微机原理第五章存储器_第4页
微机原理第五章存储器_第5页
资源描述:

《微机原理第五章存储器》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第五章存储器本章重点:CPU与存储器的连接存储器空间的分配和使用存储器的主要性能指标1.存储容量存储器可以容纳的二进制信息量,以存储单元的总位数表示,存储单元的总位数等于存储器的地址寄存器的编址数与存储字位数的乘积。2.存储速度存取时间TA(AccessTime):从启动一次存储器操作,到完成该操作所需时间。存储周期TMC(MemoryCycle):启动两次独立的存储器操作之间所需的最小时间间隔。TMC反映了存储器的工作速度。3.可靠性4.性能价格比存储器分类一、按用途分类1、内部存储器通过CPU地址线可以寻址

2、访问的存储器称为内部存储器,又称内存、主存储器。内存用于存放当前正在使用的程序和数据。内存储器随机存取存储器RAM只读存储器ROM外存储器磁存储器半导体存储器光存储器存储器2、外存储器外存储器无法通过CPU地址线寻址访问。以文件名方式,通过驱动器等专用设备将文件中的程序或数据输入到内存后供CPU处理。CPU处理过程中的中间结果存放在内存中。CPU处理结束后,将最终结果存入外存储器。外存储器有软盘、硬盘、光盘、闪存(优盘)、磁带等。外存储器与内存相比的特点是1、存储容量大,不受CPU地址线的限制;2、外存储器需专

3、用的设备进行管理;3、外存储器可长期保存文件(程序或数据);4、外存储器的读写速度较慢。二、按内部存储器性质分类ROMROM(掩膜不可编程)PROM(可编程)PROMEPROMEEPROMRAMTTLRAMMOSRAMSRAMDRAM速度快,存取时间为几ns~几百ns级半导体存储器的特点:集成度高双极型(TTL):速度快,功耗大,集成度低单极型(MOS):价格便宜,功耗低,集成度高半导体内部存储器随机存取存储器RAMCPU按地址对RAM进行读写操作。断电后,数据丢失。(1)SRAM——静态RAMSRAM基本电路

4、(1位)是由6门MOS管组成的双稳态电路。SRAM的集成度较低、功耗较大、存取速度非常快、价格贵。用于高速数据缓冲器Cache。(2)DRAM——动态RAMDRAM基本电路(1位)是由一个晶体管和一个电容组成。由电容存储信号。电容电压在5ms内会消失,所以需额外的刷新电路。为确保存储器信息正确,每隔一个刷新周期,按行刷新一次。即原C上是1,仍是1;原是0,仍是0。DRAM的集成度高,运行速度比SRAM慢2~5倍,价格便宜。用于计算机的标准内部存储器。片选CE读允许OE写允许WE功能010按地址写入001按地址读

5、出1××未选中,DB高阻控制真值表A0A10~CE1CE2WEOED0D7~6116地址线11条容量2KBA0A12~CE1CE2WEOED0D7~6264地址线13条容量8KBA0A13~CE1CE2WEOED0D7~62128地址线14条容量16KBSRAM芯片读取时间存储器地址数据输出地址线数据线片选线二、静态读写存储器的工作时序1、存储器的读周期读周期RD为低电平T1T2T3T4CLKM/IO0=IO1=MA19/S6-A16/S3A19-A16S6-S3AD15-AD0A15-A0DATAINALER

6、DDT/RDEN存储器读时序②、T1上升沿A19~A0稳定,ALE锁存2、8086读总线周期时序读总线:CPU通过总线从存储器或I/O端口读取数据①、T1开始(T1下降沿)M/IO=0,I/0端口操作M/IO=1,存储器操作ALE=1,地址锁存DT/R=0,CPU读入T1T2T3T4CLKM/IO0=IO1=MA19/S6-A16/S3A19-A16S6-S3AD15-AD0A15-A0DATAINALERDDT/RDEN读总线周期时序③、T2开始RD=0,存储器开始读DEN=0,DB上允许数据有效④、T4开始

7、DB上数据稳定。RD、DEN恢复为1,CPU获得数据⑤、T4结束DT/R=1,存储器读周期结束3、存储器的写周期存储器地址数据输入地址线数据线片选线WE为低电平写入时间写周期T1T2T3T4CLKM/IO0=IO1=MA19/S6-A16/S3A19-A16S6-S3AD15-AD0A15-A0DATAOUTALEWRDT/RDEN写总线周期时序4、8086写总线周期时序②、T1上升沿A19~A0稳定,ALE锁存写总线:CPU通过总线将数据写至存储器或I/O端口。①、T1开始M/IO=0,I/0端口操作M/IO

8、=1,存储器操作ALE=1,地址锁存DT/R=1,CPU写出④、T4开始数据已写至存储器WR、DEN恢复为1⑤、T4结束写周期结束T1T2T3T4CLKM/IO0=IO1=MA19/S6-A16/S3A19-A16S6-S3AD15-AD0A15-A0DATAOUTALEWRDT/RDEN写总线周期时序③、T2开始WR=0,存储器开始写DEN=0,DB上允许数据有效三、高速缓冲存储器C

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。