资源描述：
《《自动布局布线》PPT课件》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。
1、自动布局布线刘晓鹏liuxiaopeng09@gmail.com2011年4月9/14/20211共83页典型流程系统功能不满足系统规划满足功能不正确系统结构不合理时序不满足动态仿真正确功能正确9/14/20212共83页典型流程功能要求系统建模（Matlab等）电路仿真手工设计版图后仿真满足满足不满足不满足行为设计（Verilog/VHDL）行为仿真时序仿真版图自动布局、布线流片、封装、测试不满足满足满足不满足不满足后仿真综合、优化网表满足流片、封装、测试功能要求系统建模MatlabModelsim,Questasim,MuxplusIIDesignCo
2、mpilerAstro，Encounter数字VLSI流程MatlabSpectreVirtuoso,lakerCalibre模拟IC流程9/14/20213共83页主要内容自动布局布线基本概念自动布局布线工具介绍Astro布局布线流程9/14/20214共83页assignmux_out=!mux_control&mux_in1
3、mux_control&mux_in2
4、mux_in1&mux_in2;//assignmux_out=mux_control?mux_in1:mux_in2;翻译映射9/14/20215共83页setup/hold建立（set
5、up）时间是指触发器的时钟信号上升沿到来以前，数据稳定不变的时间。保持（hold）时间是指触发器的时钟信号上升沿到来以后，数据稳定不变的时间。裕度（slack）：是时序要求与实际时序之间的差值，反映了时序是否满足要求。裕度为正，满足要求；反之不满足。裕度＝要求的时间-实际的时间dataclk9/14/20216共83页自动布局布线基本概念版图，GDS，GDSII（GraphicDataSystem）,用来控制集成电路光掩膜绘制。自动布局+自动布线=画完版图9/14/20217共83页网表文件FAHDLXU1_5(.A(A[5]),.B(B[5]),.CI(
6、carry_5_),.CO(carry_6_),.S(SUM[5]));FAHDLXU1_4(.A(A[4]),.B(B[4]),.CI(carry_4_),.CO(carry_5_),.S(SUM[4]));FAHDLXU1_3(.A(A[3]),.B(B[3]),.CI(carry_3_),.CO(carry_4_),.S(SUM[3]));AND2HDLXU1(.A(A[0]),.B(B[0]),.Z(carry_1_));XOR2HDLXU2(.A(B[0]),.B(A[0]),.Z(SUM[0]));9/14/20218共83页9/14/2021
7、9共83页自动布局布线工具—Astro介绍Astro是Synopsys公司开发的一种基于标准单元的版图自动生成工具，通过调用标准单元库中的门单元进行自动布局布线完成版图设计，其前身是Avanti公司（2002年被Synopsys公司收购）的Apollo。2007年以后软件叫ICC。9/14/202110共83页Astro特点Astro能够使设计得到更快收敛。Astro强调设计过程中的超深亚微米效应，在整个设计过程中考虑了所有的物理效应。具有很好的时钟树综合机制，能够提高时钟频率，完成高性能电路的设计。通过布局控制和早期对时序和拥塞的预估，可以提高产品率。能
8、够通过遵循最新、最先进的制造工艺规则来提高设计的可靠性。能自动处理天线效应修复、孔优化、金属填充物添加、宽铝开槽等。高性能的算法及分布式的布线能力大大缩短了设计周期。9/14/202111共83页自动布局布线流程参考库时序约束文件IO管脚排列文件工艺文件门级网表数据输入布局规划布局时钟综合布线静态时序分析，后仿真DRC、LVS流片9/14/202112共83页数据输入工艺库文件--是Foundry或IP提供商提供的各种库（标准单元库、IO库、SRAM库和IP库）和工艺文件。网站下载设计文件—网表文件（DC综合得到）和时序约束文件(SDC格式，DC综合得到)
9、。管脚排列文件（TDF格式）--手动编写。9/14/202113共83页IO管脚排列文件定义芯片的IO管脚顺序之外，还要插入一些特殊的IO单元，如各种类型的电源IO、地IO和CornerIO。9/14/202114共83页//插入给Core供电的电源IO（PVDD1W）和地IO（PVSS1W）insertPad"VDD""PVDD1W""VDD""VDD"insertPad"VSS""PVSS1W""VSS""VSS"//插入给IO供电的电源IO（PVDD2W）和地IO（PVSS2W）dbCreateCellInst(geGetEditCell)"""PV
10、DD2W""VDD33""0""No"'(00)"design_i
