CADENCE从原理图到PCB步骤(精)

《CADENCE从原理图到PCB步骤(精)》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、CADENCE从原理图到PCB步骤一．原理图1．建立工程与其他绘图软件一样，OrCAD以Project来管理各种设计文件。点击开始菜单，然后依次是所有程序--AllegroSPB15.5--DesignEntryCIS，在弹出的StudioSuiteSelection对话框中选择第一项OrCAD_Capture_CIS_optionwithcapture，点击Ok进入CaptureCIS。接下来是File--New--Project，在弹出的对话框中填入工程名、路径等等，点击Ok进入设计界面。2．绘制原理图新建工程后打开的是默认的原理图文件SCHEMAT

2、IC1PAGE1，右侧有工具栏，用于放置元件、画线和添加网络等等，用法和Protel类似。点击上侧工具栏的Projectmanager（文件夹树图标）进入工程管理界面，在这里可以修改原理图文件名、设置原理图纸张大小和添加原理图库等等。1）修改原理图纸张大小：双击SCHEMATIC1文件夹，右键点击PAGE1，选择Schematic1PageProperties，在PageSize中可以选择单位、大小等；2）添加原理图库：File--New--Library，可以看到在Library文件夹中多了一个library1.olb的原理图库文件，右键单击该文件，选

3、择Save，改名存盘；3）添加新元件：常用的元件用自带的（比如说电阻、电容的），很多时候都要自己做元件，或者用别人做好的元件。右键单击刚才新建的olb库文件，选NewPart，或是NewPartFromSpreadsheet，后者以表格的方式建立新元件，对于画管脚特多的芯片元件非常合适，可以直接从芯片Datasheet中的引脚描述表格中直接拷贝、粘贴即可（pdf格式的Datasheet按住Alt键可以按列选择），可以批量添加管脚，方便快捷。4）生成网络表（NetList）：在画板的时候需要导入网络表，在这之前原理图应该差不多完工了，剩下的工作就是查缺补漏

4、。可以为元件自动编号，在工程管理界面下选中.dsn文件，然后选Tools—Annotate（注解），在弹出的对话框中选定一些编号规则，根据需求进行修改或用默认设置即可。进行DRC检测也是在生成网络表之前的一项重要工作，可以避免出现一些不必要的设计错误。DRC之后可以尝试去生成网络表了，还是在工程管理界面下，选Tools--CreateNetlist，可以在弹出的对话框中选择网络表的存放路径，其他默认设置即可，生成网络表的过程中如果出错，可以通Windows--SessionLog查看出错的原因，比如说有元器件忘了添加封装等。5）更新元件到原理图：当元件库

5、中的某个元件修改后需要原理图也同步更新时，可以不必重新放置元件（万一有100个或更多该元件岂不是要疯了），在工程管理界面下，双击DesignCache文件夹，选中刚才修改的元件，右键单击选择UpdateCache，一路yes下去即可将原理图中该元件全部更新。6）一些细节：画原理图时的放大和缩小分别是按键“i”（ZoomIn）和“o”（ZoomOut）和Protel有所区别；在创建元件封装的时候，除了GND可以同名以外，不能有其他同名的管脚，否者报错，不过貌似报错也没有影响，因为打开OrCAD自带的元件库时（比如Xilinx的FPGA），也有除GND外的同

6、名管脚；添加网络标号的快捷键是“n”，不过在OrCAD中网络标号无法复制，记得Protel中是可以通过复制已有的网络标号来添加新的网络标号的。二．PCB1．建立电路板首先是打开PCB编辑器——开始--所有程序--AllegroSPB15.5--PCBEditor，在弹出的对话框中选择AllegroPCBDesign610（PCBDesignExpert），然后点击Ok进入PCB编辑器。接下来就是利用向导建立电路板了，包括确定板子的大小、层数、形状等等参数，用向导比较方便。点击File菜单，选择New，在弹出的对话框中的DrawingType选择Board

7、（wizard），然后确定文件名，存盘路径等，最后点Ok进入向导。在ImportData这一步可以一路Next下去，用默认的参数就行。到了Parameters，首先可以选择画板时使用的单位（Selecttheunitsforboarddrawing），即用的是mil、mm或是其他，这个根据个人习惯了，一般选mil；接下来是选择图纸大小（Drawingsize，注意不是板子的大小）；第三项是选择图纸的坐标原点（是在左下角还是在中心，之后可以更改），可以选择中心作为坐标原点，这个根据需求而定。设置完后点击Next，接着设置其他Parameters。设置格点大

8、小（Gridspacing）为10mil，设置走线层数（Etchlayercou