超高频无源RFID数字基带的设计与实现

超高频无源RFID数字基带的设计与实现

ID:37235088

大小:7.15 MB

页数:81页

时间:2019-05-20

超高频无源RFID数字基带的设计与实现_第1页
超高频无源RFID数字基带的设计与实现_第2页
超高频无源RFID数字基带的设计与实现_第3页
超高频无源RFID数字基带的设计与实现_第4页
超高频无源RFID数字基带的设计与实现_第5页
资源描述:

《超高频无源RFID数字基带的设计与实现》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、摘要摘要超高频无源射频识别(UHFI珂ID)技术由于其工作距离远、信息量大、操作速度快、成本低等优势,己成为当前国内外研究和应用的热点,它也将与各种专业技术结合起来成为未来信息社会建设的基础技术。本文主要基于ISO/IEC18000.6C国际标准协议,对超高频无源RFID数字基带的设计和物理实现进行了研究。在基带数据流程和关键指标分析的基础上,本文提出了新的低功耗数字基带架构,增加了电源管理模块来控制内部工作模块的时钟信号的输入。在各个子模块的设计中,采用了一系列速度优化和低功耗处理措施,包括乒乓操作、并行CRC校验方案、

2、行波计数器的设计、多标签防碰撞方案和门控时钟的设计等等。在数字基带的物理实现中,基于Synopsys提供的Chartered0.351.tm标准单元库进行了DC综合和PT静态时序分析,在Astro工具中完成了数字基带处理器的物理综合和数模版图整合,并得到了三个版本的基带测试芯片。在物理实现过程中,采用了模拟仿真和FPGA验证,并利用PrimePower功耗分析得到基带处理器在3.3V电压下的平均功耗为36uw。物理综合完成后在CadenceVirtuoso中通过了DRC和LVS验证,完成了MPW流片。最后,对三个版本的基带

3、芯片分别进行了测试,目前测试的结果显示,数字基带的功能和功耗基本符合设计的要求。所以,本文中数字基带的设计和物理实现流程是成功的,为后续的系统级测试和工艺转移奠定了基础。关键词:UHFRFIDISO/IECl8000—6C低功耗物理实现AbstractPassiveUHFRadiofrequencyidentification(RFID)technologyhasbecomeakeytechnologyforitslongoperationrange,largeinformationcapability,hi曲datara

4、teandlowcost.Withthedevelopmentofinformationtechnology,呻RFⅡ)technologywillbeintegratedwithothertechnologiesandbecomeoneofthefundamentaltechnologiesinthefutureinformationsociety.BasedonISO/Ⅱ℃18000.6Cprotoc01.thisthesisfocusesonthelOWpowerdesignandphysicalimplementa

5、tionofUHFRFIDbasebandprocessor.Afteranalyzingthekeyperformanceandthedataflowofbaseband,newbasebandprocessorarchitecturewithpowermanagementunit(PMU)isproposed.WiththehelpofPM[U.clocktoeachmoduleCanbecontrolledaccordingtothestatemachine.Hencetheidlemodulescanbeshutd

6、ownbycuttingOfrtheirclocksource.Eachsubmoduleisoptimizedwithtechniquesoflowpowerandhi曲datarate,suchas‘"ping—pong'’operation,parallelCRC16一checkgenerator,asynchronouscounter,newselectionalgorithm,newclockgatingcircuitandSOOil.Thebasebandprocessorisimplementedbasedo

7、nSynopsys0.35umstandardcelllibrary.WithDCsynthesistool,verilogHDLdesignistranslatedintogatelevelnetlistautomatically.Clockgatingtechnologyisimplementedinthesynthesisprocesstoreducepowerlevel.AfterstatictimeanalyseinPrimetimeandsimulationinNCvefilog,itsphysicalsynt

8、hsishasbeenaccomplishedwithAstro,andthreetestchipshavebeenplanedafterintegratedwiththeanaloglayout。EachchipisverifiedintestbenchandonFPGAplatform.Thepow

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。