MPEG-4视频解码芯片中IDCT硬件加速器的设计

《MPEG-4视频解码芯片中IDCT硬件加速器的设计》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、右嗣大学㈣f『『『I『『ff

2、『fJ

3、fMIJf『lf『『

4、JⅢ『fI

5、fY17981

6、7

7、Jlm

8、7rrill硕士研究生毕业(学位)论文姓名：陈曦年级：2005级专业：微电子学与固体电子学研究方向：超大规模集成电路设计论文题目：MPEG-4视频解码芯片中IDCT硬件加速器的设计完成日期：2008年5月导师：俞梅副教授南开大学信息技术科学学院二零零八年五月南开大学学位论文版权使用授权书本人完全了解南开大学关于收集、保存、使用学位论文的规定，同意如下各项内容：按照学校要求提交学位论文的印刷本和电子版本；学校有权保存学位论文的

9、印刷本和电子版，并采用影印、缩印、扫描、数字化或其它手段保存论文；学校有权提供目录检索以及提供本学位论文全文或者部分的阅览服务；学校有权按有关规定向国家有关部门或者机构送交论文的复印件和电子版；在不以赢利为目的的前提下，学校可以适当复制论文的部分或全部内容用于学术活动。学位论文作者签名：俄、岔弧二∞g年各月沙日经指导教师同意，本学位论文属于保密，在夕年解密后适用本授权书。指导教师签名：偷瓴学位论文作者签名：磁《、解密时间：二9J／；年岁月功日各密级的最长保密年限及书写格式规定如下：本研究工的研究作品的体，均由本人摘要本文主

10、要研究了MPEG-4视频解码芯片中的离散余弦逆变换(InverseDiscreteCosineTransfornl，IDCT)的算法分析及基于FPGA的硬件实现。在目前众多的便携式消费类电子产品中，视频编解码器都得到广泛的应用，而用硬件实现视频编解码芯片或对部分模块进行硬件加速在保证其规模范围的前提下可以实现视频编解码的实时性，并提升编解码器的性能。本设计的目的是离散余弦逆变换的硬件实现。首先从硬件实现的角度对该算法进行了选择和部分优化，完成C模型和Simulink模型，验证并通过IEEEll80．1990标准。在满足规范

11、及吞吐率要求情况下，硬件实现时对一维离散余弦逆变换模块采用流水线及硬件资源复用，从而达到减少设计复杂度及面积、功耗进而降低成本的目的。通过SynplifyPro综合，本设计可以达到100MHz以上，综合后只需要1499个SLICE。本设计同时设计了FPGA验证系统从而实现小规模的硬件验证，通过该验证系统，本设计可以通过在XilinxV'LrtexIIXC2V8000芯片上的FPGA验证。关键词：离散余弦逆变换MPEG-4算法分析硬件加速器AbstractThisthesispresentsaresearchontheInv

12、erseDiscreteCosineTransforill’SalgorithmanalysisandhardwareimplementationbasedonFPGA，whichiswidelyusedinMPEG-4VideoDecoderorEncoder(Codec)chip．Innowadaysmanyportableconsumerelectronicsproductsusevideocodecastheirimportantpart，andtheperformanceofcodecwillbeimproved

13、whenusinghardwareimplementationorpartlyhardwareaccelerated．ThisdesignaimedthealgorithmanalysisandhardwareimplementationofInverseDiscreteCosineTransform．FirstwechoosethefastalgorithmandanalyzetheCmodelandSimulinkmodel．ThesetwomodelsareallpassedIEEEl180—1990Standard

14、whichisconsideredtobetheIDCTimplementation’Sstandard．Weusepipelinedstructureandresourcereusewhenhardwareimplementationandstandstothespecificationandthethroughout，SOwecouldreducethecomplexityandthesizeofthedesign．ThroughsynthesizedbySynplifyPro，only1499SLICEwereuse

15、dandthedesigncouldberunat100MHzonFPGA．Wealsodesignahardwareverificationenvironmentforourdesign，throughit,OUtdesigncouldpasstheFPGAverificationbasedonXil