CMOS图像传感器控制电路设计与实现

CMOS图像传感器控制电路设计与实现

ID:37209330

大小:1.85 MB

页数:69页

时间:2019-05-19

CMOS图像传感器控制电路设计与实现_第1页
CMOS图像传感器控制电路设计与实现_第2页
CMOS图像传感器控制电路设计与实现_第3页
CMOS图像传感器控制电路设计与实现_第4页
CMOS图像传感器控制电路设计与实现_第5页
资源描述:

《CMOS图像传感器控制电路设计与实现》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、中文摘要本论文是天津市重点科技攻关项目“高性能大动态范围CMOS图像传感器设计”的一部分。cMoS与CCD图像传感器相比,具有功耗低、摄像系统尺寸小、可将信号处理电路与MOS图像传感器集成在一个芯片上等优点。但其图像质量(特别是低亮度环境下)与系统灵活性与CCD的相比相对较低。由于具有上述特点,它适合大规模批量生产,适用于要求小尺寸、低价格、摄像质量无过高要求的应用,如保安用小型(微型相机、手机、计算机网络视频会议系统、无线手持式视频会议系统、条形码扫描器、传真机、玩具、生物显微技术、某些车用摄像系统等大量商用领域。而且随着专用工艺水平

2、的提高,CMOS图像传感器将具有广阔的市场前景。此款芯片将数字控制电路,AD,放大器集成在一起,是一款真正的数模混合SOC,它该项目的完成可以为OaOS图像传感器及其成像系统产业化奠定坚实的基础。本论文主要论述了图像传感器控制电路的系统设计和实现方法。针对双采样像素结构,论文详细地阐述了常用的并行式曝光方式和滚筒式曝光方式的时序关系,指出采用滚筒式曝光方式时序关系,实现采样电容的列共用,减小图像传感器像素单元面积;并通过实现曝光时间的大范围高精度可调,扩展了动态范围,提高了传感器的性能。在控制电路的设计过程中,遵循自顶向下的设计方法,根

3、据逻辑功能完成模块的划分,运用Verilog硬件描述语言对子模块进行程序设计,并完成组装拼接。在FPGA验证阶段,选用Altera的Cyclone系列FPGA单独对数字电路进行验证,验证通过后,进行后仿真,仿真通过后,采用Charted公司的0.35微米工艺流片,并搭建OaOS传感器芯片测试系统,经测试达到设计要求,拍摄图像清晰。关键诃:CMOS图像传感器,滚筒式曝光,VcrilogABSTRACTThisthesisisonepartoftheCrucialScienceandTechnologyl'rojeetofTianjinCi

4、ty:.“DesignoftheCMOSImageSensorwithHighPerformanceandLargeDynamicRange”.CMOSimagesa雌10rhasdevelopedquicklyduetoitsmatureproducingtechnicsandresearelaresultsofsolidimagesa瞰mIthasbecomethekeyfacilityofimageprocessingteelmologyandbeenappliedtoagreatmanyfieldssuch龋videocamer

5、a,digitalcamera,mobilecommunication,safeguard,Cal'airbagandfingerprintidentification.TheaccomplishmentofthisprojectcansettleastrongbasetodesignotherASICsandimplementsystemintegration,andtheproductswillhaveawidemarket.Thesystemdesignandimplementingmethodofthecontrollingci

6、rcuitofimagesensorarcdiscussedinthethesis.Inallusiontotheimagesen.SOl"withdual—samplingpixelarchitecture.thetimingfunctionsofparallelexposuremodeandrollexposuremode眦detailedlynarratedandanalyzed.Withrollexposuremode,theStll.1etureofpixelcellissimplified.thedoublesamplest

7、orageissharedbyonecolumn.Asaresultofthattheexposuretimecanbeadjustedwidelyandfinely,theclymmierangeisimproved.FollowingTop-DownICdesignmethod,thedesignisdividedintoseveralsub-modules,andtheyaledescribedinVerilog.Intheprocessofverification,theFPGAofCyeloneseryofAlteraisad

8、opted.OnthepassofFPGAverification,postsimulationisused.ThentapeoutinCharterd0.3Sumprocess.Thetestsystem

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。