基于FPGA的雷达定时控制和预处理模块设计

基于FPGA的雷达定时控制和预处理模块设计

ID:37028527

大小:4.90 MB

页数:100页

时间:2019-05-17

基于FPGA的雷达定时控制和预处理模块设计_第1页
基于FPGA的雷达定时控制和预处理模块设计_第2页
基于FPGA的雷达定时控制和预处理模块设计_第3页
基于FPGA的雷达定时控制和预处理模块设计_第4页
基于FPGA的雷达定时控制和预处理模块设计_第5页
资源描述:

《基于FPGA的雷达定时控制和预处理模块设计》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、a澇祝?雜衫■硕士学位论文_Si基于FPGA的雷达定时控制和预处理模块设计姓名李邦'作者学校导师姓名、职称何学辉副教授企业导师姓名、职称许宁高工申请学位类别工程硕士学校代码10701学号1502121252分类号TN95密级公开西安电子科技大学硕士学位论文基于FPGA的雷达定时控制和预处理模块设计作者姓名:李邦领域:电子与通信工程学位类别:工程硕士学校导师姓名:何学辉副教授、职称企业导师姓名、职称:许宁高:!:学院:电子工程学院

2、提交日期:2018年6JjTheDesignofRadarTimingControlandPreprocessingModuleBasedonFPGAAthesissubmittedtoXIDIANUNIVERSITYinpartialfulfillmentoftherequirementsforthedegreeofMasterinElectronicsandCommunicationsEngineeringByLiBangSupervisor:HeXuehuiTitle:AssociateProfessorS

3、upervisor:XvNingTitle:SeniorEngineerJune2018西安电子科技大学学位论文独创性(或创新性)声明秉承学校严谨的学风和优良的科学道德,本人声明所呈交的论文是我个人在导师指导下进行的研究工作及取得的研宄成果。尽我所知,除了文中特别加以标注和致谢中所罗列的内容以外,论文中不包含其他人己经发表或撰写过的研宄成果;也不包含为获得西安电子科技大学或其它教育机构的学位或证书而使用过的材料一。与我同工作的同事对本研宄所做的任何贡献均己在论文中作了明确的说明并表示了谢意。学

4、位论文若有不实之处一,本人承担切法律责任。本人签名:\籽日期:_西安电子科技大学关于论文使用授权的说明本人完全了解西安电子科技大学有关保留和使用学位论文的规定,即:研宂生在校攻读学位期间论文工作的知识产权属于西安电子科技大学4学校有权保留送交论文的fi印件,允许查阅、借阅论文;学校可以公布论文的全部或部分内容,允许采用影印、缩印或其它复制手段保存论文。同时本人保证,结合学位论文研究成果完成的论、文发明专利等成果,署名单位为西安电子科技大学。保密的学位论文在年解密后适用本授权书。

5、_本人签名:_t杆导师签名:%%_n期:曰期:摘要摘要雷达系统在现代军事领域中占有重要地位。雷达在工作过程中,需要有一个稳定精准的时序保障整个系统的有序进行。雷达接收目标回波后,需要进行前端预处理完成模数转换和中频正交采样,并降低数据速率以减轻信号处理压力。本文首先对雷达系统中定时控制和预处理模块的研究背景和研究意义进行阐述,介绍了FPGA和CPU在现代雷达系统中的工程应用。然后基于某型号雷达综合改造项目,设计了以FPGA+CPU为处理核心的信号和数据处理一体化系统,FPGA完成雷达系统定时控制

6、和回波数据的预处理功能,CPU负责信号和数据处理工作。本文简单介绍了一体化系统硬件平台和板卡任务分配,并重点说明定时控制和预处理模块的硬件平台——AD采样及定时控制板(简称“AD板”)的详细设计过程。在第三章对主要功能模块的实现原理和设计思路进行说明。以AD板为平台,结合实测数据分析AD采样芯片的实际采样性能,使用仿真数据验证数字下变频模块,并把FPGA处理结果与MATLAB仿真结果进行对比分析。一体化系统中AD板与其他板卡有多个数据通信接口,本章对AD板中的PCIExpress接口、千兆以太网接口和串口的传输协议进行简

7、要说明,并对其实现方法逐一介绍。第四章给出了定时控制和预处理模块在AD板上的整体实现方式。对于雷达系统中的监控、终端、发射机和接收机等分系统,本文给出了AD板与这些分系统之间的接口通讯方式和通讯内容,列出了各接口的连接位置。在定时控制功能的整体实现过程中,首先根据工作要求设计了雷达系统工作模式的切换流程,然后介绍了雷达系统的整机定时和FPGA内部各模块的时序设计。在预处理模块的实现过程中,结合雷达信号处理流程设计了预处理模块的实现流程,并对AD板与信号处理板之间的数据通信方式和通信格式展开说明。本文中的设计方案很好的完成

8、了项目中定时控制和预处理模块的功能实现,对FPGA+CPU系统架构在雷达系统中的应用进行探索。通过本项目中的信号和数据处理一体化系统,提升了雷达整机运行的稳定性和信号处理性能,实现了雷达目标的全自动跟踪录取和精细化处理方法,提高了雷达系统的软件化水平。关键词:定时控制,数据采集,数字下变频,FPGA,通信接口IABS

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。