《硬件介绍》PPT课件

《硬件介绍》PPT课件

ID:36914648

大小:2.13 MB

页数:43页

时间:2019-05-10

《硬件介绍》PPT课件_第1页
《硬件介绍》PPT课件_第2页
《硬件介绍》PPT课件_第3页
《硬件介绍》PPT课件_第4页
《硬件介绍》PPT课件_第5页
资源描述:

《《硬件介绍》PPT课件》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、FPGA/CPLD硬件基础武斌CPLD/FPGA芯片那么是CPLD/FPGA?如何改写数字逻辑?有赖于三个条件:电路集成度不断提高SSIMSILSIVLSI计算机技术的发展设计方法的发展:自下而上自上而下CPLD/FPGA器件的优点芯片集成度高、功耗低、可靠性高、硬件资源丰富FPGA/PLD开发周期短、投入小、风险小满足用户多样性需求,避免ASIC风险具有完善先进的开发工具可以反复地擦除、编程,方便设计的修改和升级灵活地定义管脚功能保密性较好FPGA/CPLD发展历史---PROM---PAL---GAL---PL

2、D---CPLD/FPGA固定数字逻辑PROMPALGAL20世纪80年代中期:Xilinx----FPGAAltera----E/CPLD20世纪90年代中期:ISP技术的高密度器件与或式组合逻辑输入输出CPLD/FPGA的发展趋势向高集成度、高速度方向进一步发展最高集成度已达到400万门向低电压和低功耗方向发展,5V3.3V2.5V1.8V1.5V1.2V内嵌多种功能模块RAM,ROM,PLL,差分接口,硬件乘法器其他可编程IP:cpu,通信接口等向数、模混合可编程方向发展FPGA/CPLD分类-按集成度低密

3、度:1万门PAL,GAL,PROM中密度:1-10门高密度:100门已经有超过400万门的器件CPLD,FPGASOC(SystemOnaChip)CPLD/FPGA分类—逻辑结构基于乘积项(Product-Term)技术基于查找表(Look-Uptable)技术,1,SRAM工艺的大规模FPGA(10,000门以上),可反复在线编程,每次上电需重新下载,实际应用时需外挂EEPROM用于保存程序。2,EEPROM或Flash工艺的中小规模FPGA(5,000门以下),反复编程,不用每次上电重新下载。基于反熔丝(Anti-f

4、use)技术的FPGA。OTP-Actel器件逻辑元件符号表示PLD的逻辑符号表示方法与门乘积项PROM结构与阵列为全译码阵列,器件的规模将随着输入信号数量n的增加成2n指数级增长。因此PROM一般只用于数据存储器,不适于实现逻辑函数。EPROM和EEPROM用PROM实现组合逻辑电路功能实现的函数为:固定连接点(与)编程连接点(或)逻辑元件符号表示PAL原理AnBnCnAnBnCnAnBnCnAnBnCnAnBnAnCnBnCn用PAL实现全加器PAL与PROM区别GAL结构GAL器件:用可编程的输出逻辑宏单元(OLMC

5、)代替固定的或阵列,可实现时序电路。逻辑宏单元OLMCCPLD内部结构(Altera的MAX7000S系列)逻辑阵列模块I/O单元连线资源逻辑阵列模块中包含16宏单元宏单元内部结构乘积项逻辑阵列乘积项选择矩阵可编程触发器扩展乘积项可编程连线阵列PIAI/O控制块FPGA结构原理图三个部分组成:可编程逻辑块(LAB)可编程输入输出模块(IOB)可编程内部连线(PIC)IOBLAB包含多个逻辑单元(LE)PICEachLABconsistsofthefo16LEs,LABcontrolsignals,LEcarrychains

6、Registerchains,LocalinterconnectLE(logicelement)内部结构查找表的基本原理N个输入的逻辑函数需要2的N次方的容量的SRAM来实现,一般多个输入的查找表采用多个逻辑块级连的方式查找表的基本原理N个输入的逻辑函数需要2的N次方的容量的SRAM来实现,一般多于输入的查找表采用多个逻辑块级连的方式查找表与门查找表与门查找表与门d[3:0]d[7:4]d[11:8]FPGA的可编程互连线FPGA的可编程互连线较多采用反熔丝的多路开关类型:编程方式是一次性的反熔丝和采用多路开关实现逻辑。A

7、BFieldOxideDiffusionPolysiliconPLICEDielectric编程后的逻辑连接示例ABAB+AB可编程的I/O单元能兼容TTL和CMOS多种接口和电压标准可配置为输入、输出、双向、集电极开路和三态等形式能提供适当的驱动电流降低功耗,防止过冲和减少电源噪声支持多种接口电压(降低功耗)1.2~0.5um,5V0.35um,3.3V0.25um,internal2.5V,I/O3.3V0.18um,internal1.8V,I/O,2.5Vand3.3V差分接口可编程连线阵列在各个逻辑宏单元之间以及

8、逻辑宏单元与I/O单元之间提供信号连接的网络CPLD中一般采用固定长度的线段来进行连接,因此信号传输的延时是固定的,使得时间性能容易预测。FPGA中的嵌入式阵列(EAB)可灵活配置的RAM块用途实现比较复杂的函数的查找表,如正弦、余弦等。可实现多种存储器功能,如RAM,ROM,双口RAM,FIFO,St

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。