便携式电力线高频载波通道测试装置的研制

便携式电力线高频载波通道测试装置的研制

ID:36857421

大小:253.05 KB

页数:4页

时间:2019-05-16

便携式电力线高频载波通道测试装置的研制_第1页
便携式电力线高频载波通道测试装置的研制_第2页
便携式电力线高频载波通道测试装置的研制_第3页
便携式电力线高频载波通道测试装置的研制_第4页
资源描述:

《便携式电力线高频载波通道测试装置的研制》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、维普资讯http://www.cqvip.com第34卷第9期继电器Vo1.34No.92006年5月1日RELAYMay1,200649便携式电力线高频载波通道测试装置的研制王淑青,刘辉,何涛(湖北工业大学,湖北武汉430068)摘要:介绍了便携式电力线高频载波通道测试装置设计思想、方法。设计中针对宽频率范围的高速采样特点,硬件采用以FPGA为主的信号采集处理卡,经USB口与便携电脑相结合,处理方便;软件设计了数字信号抽取运算和滤波器。该测试系统充分利用计算机显示、处理、存储功能,集成化程度高,是一多功能数字化的智能测控系统。关键词:高频载波;通道测试;FPGA;高速采样控制中图分类号:

2、TP206文献标识码:A文章编号:1003-4897(2006)09-0049-04于10Hz。频率合成范围为10Hz一620kHz,合成速O引言率5Mbps。测量电平范围为一40一l0db,测量误差电力线高频载波技术在电力行业和其它相关领小于±0.5%。采用示波器显示、分析波形。域得到了广泛应用,具有十分重要的地位。但现有智能测试装置由信号采集处理卡和便携电脑或的电力线载波通道检测设备却比较落后,主要表现PC机组成,其结构如图1。信号采集卡与计算机间为:电路复杂、集成化程度低、性能不稳定、调试难度通讯采用USB2.0接口,16bits20MHz速率。信号高缺点,很多设备不具备实验规程融入

3、功能和实验采集处理卡负责信号采集处理,并将合成数字信号数据记录和分析能力。虽然有些科技工作者作了大转换成模拟信号并送出,并由可编程器件(FPGA)量研究,但现有新产品大多是由单片机或DSP微处负责数据流控制。数据流从外部看以全双工工作模理器系统与Pc机或便携电脑相组合J,仍存在问式,ADC和DAC都以10MHz工作,由FPGA控制题,主要表现在:ADC和DAC正常工作,并负责数据经USB口传送①下位机电路设计复杂;到计算机。USB上行、下行数据交替进行、时分复②与计算机之间的接口多简单串口,成为装置用。上位机采用双缓冲,存取数据保证客观上连续与计算机交换瓶颈;性。采样合成数据在硬件上采用缓

4、冲,从而保证采③没有充分利用计算机资源和灵活性;样与合成均匀和连续。④用户不易二次开发。鉴于存在以上问题,经过多年探索,研究出一套USB经济、实用的方案。采用以FPGA为主的信号采集FPGA堂L口·:PC处理卡,经USBizl与便携电脑相结合,充分利用计算机显示、处理、存储功能,集多功能于一体。I__⋯⋯⋯⋯⋯⋯⋯⋯⋯⋯曼曼哩主一j1硬件设计图1智能通道测试装置结构Fig.1Structureofintelligentchannelstestingdevice1.1总体设计智能远动通道测试装置是一多功能数字化检测1.2FPGA设计系统,实现了频谱分析,通道误码率检测,FSK调制本设计中采用

5、Ahera公司的CYCLONG芯片解调器、示波器、录波器、频率发生器等功能,并能对EP1C6TQFP144。它是一款性价比高的FPGA芯片。故障进行分析。设计成内部总共有10个功能模块:FIFO控制器、运频率测量范围为10Hz一620kHz,采样速率算处理、输入FIFO、输出FIFO、ADC控制器、DAC控5Mbps,实时动态刷新速率小于5s,频谱分辨率小制器、命令锁存器、PGA控制器,输出放大器和锁相环J。其结构如图2所示。基金项目:湖北省自然科学基金项目(2004ABA064)FPGA与USB接口采用同步showahead模式维普资讯http://www.cqvip.com50继电器基

6、于USB接口的高速数据处理采集卡,充分利用了USB总线的优点。设计中我们采用了Cypress公司的内置USB接口微控制器芯片EZ—USBFX2系列,CY7C68013芯片,数据传输速率可达56Mbps。USB的通用的可编程接口GPIF以及Master/Slave端点FIFO所对应的8/16位数据总线,可很容易实现与外设接口。从USB方向来看,一个端点相当于通过总线收发数据的缓冲区,USB从OUT缓冲区中读取端点数据,将通过USB传输的端点数据写入IN缓J一一一一,..........。.一.一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一.一....冲区。FX2可配置成Po

7、rys、GPIFMaster和Slave图2FPGA内部模块图FIFO三种不同的接口模式。本项目采用SlaveFIFOFig.2InteriormodulestructureofFPGA模式,在该模式下,外部逻辑或外部处理器直接到FIFO,每次数据搬移采用数据包的形式将数据从FX2的端点FIFO,GPIF没有被激活,因为外部逻辑FPGA内部写入或者读出。USB接口芯片上的可以直接控制FIFO。外部控制可以是同步或异步,F

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。