SCD驱动及数据采集电路设计

SCD驱动及数据采集电路设计

ID:36850117

大小:258.41 KB

页数:8页

时间:2019-05-16

SCD驱动及数据采集电路设计_第1页
SCD驱动及数据采集电路设计_第2页
SCD驱动及数据采集电路设计_第3页
SCD驱动及数据采集电路设计_第4页
SCD驱动及数据采集电路设计_第5页
资源描述:

《SCD驱动及数据采集电路设计》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、SCD驱动及数据采集电路设计杨一帆、崔苇苇、张子良、徐玉朋、汪锦州、高曼、陈勇、赵京伟(中国科学院高能物理研究所北京100049)摘要:本文主要介绍了基于VSP3100和FPGA的SCD驱动及数据采集电路的设计,具体包括设计方案、电路工作原理,电路图设计及FPGA程序设计,并在最后给出了实验方案及实验结果。关键词:SCDVSP3

2、00FPOA0、引言软X射线探测器(SoftX_rayDetector:SXD)是HXMT(HardX-RayModulationTelescope,硬x射线调制望远镜)上的一个重要科学载荷,S】(D工作能段在(1.0-25keY),其

3、主要科学目标为:。l、研究X射线脉冲星的物理性质。2、完成高能谱分辨(400eV)、高灵敏度的软X射线巡天,并与硬x射线望远镜巡天结果相互证认。在2--25keV还没有进行过深度巡天,SXD巡天灵敏度将比以前HEA01--A2巡天提高5倍。3、研究宇宙软x射线背景。4、研究大尺度扩展源。如临近暖气体、临近超新星遗迹及银河系硅线分布。SXD在定点观测模式下,可配合主载荷HXT进行高时间分辨(1ms)观测,研究x射线双星、活动星系核等能谱与时变。SXD将包括4个全同探测器单体及一个电控箱组成.探测器采用高阻DDSCD(DeepDepletionSweptCharge

4、Device),每单体探测器面积100Clll2。探测器的准直器视场采用两种视场准直器(O.5。X3。:0.50X1.50),视场比主探测器小,主要是由于在软X射线波段,宇宙x射线成分相对比较大,适当减小视场,可减小孔径入射,从而增加定点观测灵敏度,同时有利于分析弱源的软X射线能谱。两种准直器配合可确定粒子背景。4个单体的大视场长边朝向不同,按45。递增且与相应的硬x探测器视场一致,在卫星上可分散摆放,比较灵活。电控箱提供探测器的二次电源,并有1553B和LvDS数据通讯接口。SXD结构框图如下;图1、SXD结构框图驱动及数据采集电路负责产生SCD阵列的驱动时钟

5、信号,还负责将SCD探测器的输出信号的幅度及时间信息记录下来.通过后端的数据通讯与管理电路与卫星接口传递给卫星。本文重点详细叙述驱动及数据采集电路的设计及测试。1、设计方案SCD驱动电路及数据采集电路参照SMART-I上D.CIXS的结构(图2)。此电路由英国RAL(RutherfordAppletonLaboratory)及13runel大学合作研制。由图可以看出.电路通过一片ASIC芯片产生SCD阵列的驱动信号。通过另一片ASIC芯片对128路SCD输出作相关双采样并通过模拟开关顺次传递给12位ADC,变换后的数字信号送入一片ACTEL的FPGA处理,同时这

6、片FPGA还用于全局芯片控制以及后端通信电路的接口。参考D.-CIXS的结构,同时根据实际情况,给出了所采用的电路结构。如图3所示,与参考结构相比,SCD的驱动信号改由FPGA产生,采用专用CCD图象信号处理芯片VSP3100取代输出采样芯片及12位ADC。相比D.CIXS,本方案电路结构简单,但是集成度不及,这是由预研阶段特点所决定的。图2参考结构图3实际结构2、驱动及数据采集电路驱动及数据采集电路产生SCD阵列所需的4路驱动信号,接收$CD输出的2路模拟信号和与卫星时钟同步的IHZ慢时钟信号,将模拟信号转变为数字信号,并将幅度过阈的时间及幅度信息记录下来,保

7、存在FIFO中。通过背板将数据传输给上位机·其中VSP3100负责对2路模拟信号进行相关双采样,并依次完成14位AD变换。’电路设计包括硬件与软件两部分,其中硬件部分主要包括电路硬件构成及PCB设计,软件部分主要包括FPGA程序设计。2.1、硬件构成图4硬件构成如图4所示,数据采集电路主要由五块芯片组成:VSP3100、FPGA、LVTHl6245、LTl764—3.3,LTl764一I.8。VSP3100是专门的图象处理芯片,能同时对CCD输出的红白蓝三通道信号进行采样并将采集到的三通道模拟信号按时钟依次转变为14位数字信号,SCD是一种特殊的CCD,一片SC

8、D只产生一路信号,因此一片VSP3100可以处理三路SCD信号,在本电路中用两片SCD产生两路模拟信号作为VSP3100的两通道输入;FPGA是采集电路的控制核心,工作于40兆晶振产生的时钟,负责将VSP3100输出的14位数字信号经过幅度甄别后存到内部FIF0中,8位1k的异步FIF0由FPGA的Ipcore生成,用于存储数据以备上位机读取;LVTHl6245是3.3V/5V缓冲芯片,负责连接FPGA与96芯插头,因为FPGA输入信号高电平为3.3V而80C186总线上输出信号高电平为5Y:LTl764—3.3和LTl764一i.8是电源芯片。负责产生FPGA

9、所需的3.3V10电压及

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。