高速电路的信号完整性研究

《高速电路的信号完整性研究》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、维普资讯http://www.cqvip.com电子工艺技术第28卷第5期276ElectronicsProcessTechnology2007年9月高速电路的信号完整性研究侯传教，孟涛，刘霞，王晓玉(空军工程大学，西西安710077)摘要：信号完整性是高速电路设计的重要环节，讨论了信号反射、信号过冲和下冲、接地跳动、串扰、定时抖动与信号迟延等影响高速电路信号完整性的主要因素，提出了在时域和频域测量信号完整性测试主要指标；给出了基于建模仿真解决信号完整性问题和基于电路合理布局和优化设计解决信号完整性问题的方法

2、建议。关键词：高速电路；信号完整性；测试；优化设计中图分类号：：TN710文献标识码：A文章编号：1001—3474(2007)05—0276—04ResearchofSignalIntegrityinHighSpeedCircuitHOUChuan—jiao，MENGTao，LIUXia，WANGXiao—yu(TheAirForceEngineeringUniversity，Xian710077，China)Abstract．Signalintegrityinhigh—speedcircuitdesign

3、istheimportantpart．Discussthesignalre—fiection，signalover—shootandsignalunder—shoot，groundbounce，crosstalk，timingvibrationandsignaldelaywhicharemainfactorshavingimpactonsuchhigh—speedcircuitsignalintegrity．Themeasuringindicatorsofsignalintegrityisgiveninthe

4、timedomainandfrequencydomain；Proposethemethodsbasedonthemodelingandsimulationandbasedontheelectriccircuitreasonablelayoutandoptimizationofcir—cuitdesign．keywords：Highspeedcircuit；Signalintegrity；Test；OptimizationofdesignDocumentCode：AArticleID：1001—3474(200

5、7)05—0276—04信号完整性问题与信号时序、信号在传输线上线并不仅仅是电的导体，它在低频段呈阻性，在中频的传输延迟、信号波形的失真程度密切相关。破坏段呈容性，在高频段呈感性，到甚高频时则变成了辐了信号完整性将直接导致信号失真、定时错误，以及射天线。因此设计电路时，当信号从源端传输到负产生不正确数据、地址和控制信号，从而造成系统误载端所需时间大于信号沿持续时间的5倍时，这时工作甚至导致系统崩溃。因此，在高速电路设计中的走线就应该视为传输线，就要考虑传输线效应，也应全面考虑信号完整性问题，不仅要考虑时钟线、

6、信就是说当导体特性尺寸压缩到0．5m以下时，集号线、电源分配和地线回路。还必须考虑噪声容限、肤效应使金属表面电阻的下降比断面电阻下降慢而负载匹配和传输线效应等因素，把影响信号完整性造成信号完整性损伤。由距离过近的结构产生的电的因素降到最低限度。从而保证设计产品的质量，同容效应随着布线间距的减小而增大，将对信号的传时也节约时间和资金。输产生更大的影响。由引线尺寸和返回路径所决定1高速电路设计中的信号完整性问题的电感效应，成为封装级和电路板级必须考虑的因信号完整性损伤的根源于电路的互连。连接导素。当集成电路图形线

7、宽小于0．5时，电感效应作者简介：侯传教(1965一)，男，毕业于空军电讯工程学院，副教授，主要从事电子技术应用的研究工作。维普资讯http://www.cqvip.com2007年9月侯传教等：高速电路的信号完整性研究277变得十分明显，两条平行走线间会存在明显的互感，动和变化造成电路接地参考电平的偏移。接地跳动而一些噪声会随之耦合到逻辑电路中，使得信号呈由过流、电源或接地回路阻抗引起。现出与低频设计中截然不同的现象，即信号完整性1．5定时抖动受损。仿真证实集成电路切换速度过高、端接元件当数字信号在周期间包

8、含有微小的边沿位置变的布设不正确、电路的互连不合理等都会引发信号动时，就会产生抖动。这种抖动将影响整个数位系完整性问题。信号完整性损伤主要包括信号过冲和统的定时准确性和同步。下冲等以下几种。1．6信号迟延1．1信号过冲和下冲信号迟延表明数据或时钟信号没有在规定的时过冲指信号跳变的第一个峰值(或谷值)超过间内以一定的持续时间和幅度到达收端。集成电路规定值一对于上升沿是指最高电压，而对于下降沿只能按规定