用于单片集成传感器的低功耗10位SARADC的设计

用于单片集成传感器的低功耗10位SARADC的设计

ID:36786544

大小:12.91 MB

页数:67页

时间:2019-05-15

用于单片集成传感器的低功耗10位SARADC的设计_第1页
用于单片集成传感器的低功耗10位SARADC的设计_第2页
用于单片集成传感器的低功耗10位SARADC的设计_第3页
用于单片集成传感器的低功耗10位SARADC的设计_第4页
用于单片集成传感器的低功耗10位SARADC的设计_第5页
资源描述:

《用于单片集成传感器的低功耗10位SARADC的设计》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、专业学位硕士学位论文用于单片集成传感器的低功耗10位SARADC的设计DesignofLow-Power10一bitSuccessiVeApproximationRegisterADCfortheMonolithicIntegratedSensors学号:指导教师:完成日期:311090012013.5.1大连理工大学DalianUniversityofTechnologyllllillllillllHIIrlllllllllllilllfY2416214‘。。。‘。。。。大连理工大学学位论文独创性声明作者郑重声明:所呈交的学位论文,是

2、本人在导师的指导下进行研究工作所取得的成果。尽我所知,除文中已经注明引用内容和致谢的地方外,本论文不包含其他个人或集体已经发表的研究成果,也不包含其他已申请学位或其他用途使用过的成果。与我一同工作的同志对本研究所做的贡献均已在论文中做了明确的说明并表示了谢意。糊懒:避芏照!碴弛垦塑!!逊竺兰过作者签名:墨壤咋—一日期:塑乒年』月上昌大连理工大学专业学位硕士学位论文摘要随着VLSI技术和MEMS技术迅速发展,使得单片集成传感器技术己成为传感器研究的主要方向。基于单片集成传感器对其内部模数转换器的速度和分辨率要求不高,在满足前二者的情况下着

3、重考虑面积和功耗都尽量小。鉴于逐次逼近型ADC是中高分辨率、低功耗ADC设计中的最佳结构,本文在传统的SARADC基础上对各个子模块进行调整改进,使之达到低功耗要求。本论文基于CSMC0.5pmDPTMCMOS工艺,实现一种10位具有2MS/s速度的SARADC,包含的子模块有:采样保持电路,DAC模块,比较器和数字控制逻辑。其中采样保持电路采用自举开关来实现,可提高开关的线性度,减小失真,实现精确采样;DAC电路的电容阵列开关顺序也得到了改进,降低DAC上的功耗;比较器采用恒流源动态比较器,通过时钟的控制,降低了比较器的静态功耗。仿真

4、和验证是在Cadence软件平台上进行的,使用Specter和MATLAB等EDA软件对各个子电路及整体电路进行功能仿真和验证,参数调整使之达到设计要求。最后在Virtuoso软件下完成版图设计,用Dracula软件进行设计规则和电气规则检查,最后进行寄生参数提取和后仿真。实现在580kS/S采样率和13kHz信号输入频率下,电路的信噪比为59.1806dB,无杂散动态范围为79.1lOldB。芯片面积为1mm2。5V电源电压供电时,功耗为6.2mW。关键词:A/D转换器;低功耗;逐次逼近;集成电路设计用于单片集成传感器的低功耗10位S

5、ARADC的设计DesignofLow-Power10一bitSuccessiveApproximationRegisterADCfortheMonolithicIntegratedSensorsAbstractWiththerapiddevelopmentofVLSItechnologyandMEMStechnology.makingthemonolithicintegratedsensortechnologyhasbecomethemaindirectionofthesensorresearch.Basedonthemonolith

6、icintegrationofsensorsnotfocusingonitsinternalA/Dconverter’Sspeedandresolution.10Wpowerconsumptionshouldbecomeakeyconsiderationwhentheformertwoperformancesmeettherequirements.InviewofthesuccessiveapproximationADCisthebeststructureinhigh-resolution.10w-powerADCdesign.This

7、paperonthebasisofthetraditionalSARADCadjustsandimproveseachsub-module,SOastoachievelowpowerconsumptionrequirements.ThisthesisbasedontheCSMC0.59mDPTMCMOStechnology.achievesa10.bit2MS/sSARADC.Itcontainsfoursub.modules.suchassample.and.holdcircuit,theDACmodule,comparators,a

8、nddigitalcontrollogic.Thesample-and-holdcircuitusesthebootstrappedswitchtoimprovethelinearityoftheswitc

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。