嵌入式Linux应用程序开发详解

嵌入式Linux应用程序开发详解

ID:36753733

大小:13.13 MB

页数:572页

时间:2019-05-14

嵌入式Linux应用程序开发详解_第1页
嵌入式Linux应用程序开发详解_第2页
嵌入式Linux应用程序开发详解_第3页
嵌入式Linux应用程序开发详解_第4页
嵌入式Linux应用程序开发详解_第5页
资源描述:

《嵌入式Linux应用程序开发详解》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、ARM体系结构李曦llxx@ustc.edu.cn计算机系计算机应用研究室2006年9月内容提要•ARM体系结构概览–嵌入式微处理器体系结构–ARM历史–ARM体系结构特征–ARM片上总线AMBA–ARM对调试的支持•ARM编程模型–ARM微处理器的工作状态–ARM体系结构的存储器模式–ARM微处理器的操作模式–ARM体系结构的寄存器组织–ARM微处理器的异常状态–虚存管理llxx@ustc.edu.cn2/130计算机体系结构•冯.诺依曼结构(vonNeumannarchitecture)程序及数

2、据–五大部件:ALU,Controller,Memory,Input,Output–程序指令和数据放在同一存储器的不同物理位置,CPU通过同一条总线访问程序和数据,程序指令和数据的宽度是相同的–存储程序(storedprogram):程序以数字形式存在,可以与数据一样被读写•哈佛体系结构(Harvardarchitecture)–程序与数据有单独的存储器,它们通过不同程序数据的总线来访问–首先到程序指令存储器中读取程序指令,解码后得到数据地址,再到相应的数据存储器中读取数据,并执行。在执行一条指令的

3、同时可以预先读取下一条指令–指令和数据可以有不同的数据宽度(如PIC的程序指令是14位,而数据是8位)llxx@ustc.edu.cn3/130复杂指令集计算机CISC•背景:–存储资源紧缺,强调编译优化–增强指令功能,设置一些功能复杂的指令以减少完成一个任务所需的指令数目–通过减少指令数达到提高运行数度的目的•特点:–指令格式不固定,指令可长可短,操作数可多可少–寻址方式复杂多样,操作数可来自寄存器,也可来自存储器–使用微代码。指令集可以直接在微代码记忆体(比主记忆体的速度快很多)里执行–允许设计

4、师实现CISC体系机器的向上相容。新的系统可以使用一个包含早期系统的指令超集合–微程式指令的格式与高阶语言相匹配,因而编译器的设计较简单–CPI>5,指令越复杂,CPI越大llxx@ustc.edu.cn4/130Example(8051)llxx@ustc.edu.cn5/130CISC的缺陷•指令使用频度不均衡:–“80~20”理论:80%的计算任务只需要调用处理器20%的指令就能完成典型指令使用频度–扩充的复杂指令往往是低频度指令•大量复杂指令的控制逻辑不规整,指令类型使用指令使用频度不适于V

5、LSI工艺数据传送类43%–微程序的使用反而制约了速度提高(微码的存控速度比CPU慢5-10倍)转/跳控制类23%•CISC指令的格式长短不一,需要不算术运算类15%同的时钟周期来完成。–执行较慢的指令,将影响整台机器比较类13%的执行效率。逻辑运算类5%–不利于采用先进指令级并行技术。•软硬功能分配其他1%–复杂指令增加硬件的复杂度,使指令执行周期大大加长,直接访存次数增多,数据重复利用率低。llxx@ustc.edu.cn6/130RISC基本设计思想•精简指令集:保留最基本的,去掉复杂、使用频

6、度不高的指令(选取运算指令、加载、存储指令和转移指令作主指令集),以减小CPI:CPUtime=IC*CPI*CCIC—程序中指令数CPI—每条指令执行所用周期数CC—时钟周期时间•复杂指令可通过对简单基本的指令组合而成•每条指令的长度都是相同的,大部分指令可以在一个机器周期里完成•采用多级指令流水线结构,处理器在同一时间内可执行多条指令•采用加载(Load)、存储(Store)结构,统一存储器访问方式,只允许Load和Store指令执行存储器操作,其余指令均对寄存器操作。•大大增加通用寄存器的数量

7、,ALU只与寄存器文件直接连接。•采用高速缓存(cache)结构,为保证指令不间断地传送给CPU运算器,CPU设置了一定大小的Cache以扩展存储器的带宽,满足CPU频繁取指需求。一般有两个独立Cache,分别存放“指令+数据”llxx@ustc.edu.cn7/130RISCCPUExample(ARM)llxx@ustc.edu.cn8/130PipeliningofInstructions•RISCprocessorsaimtoexecuteoneinstructionperclockcycl

8、e。•RISCprocessorsbreakthecompletefetched,decodeandexecutionprocessintoseveralstages。•Atanyonetimetherewillbeaninstructionateachstage,soforafivestagepipelinetherewillbefiveinstructionsinflight。llxx@ustc.edu.cn9/130Architecturalfeaturesof

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。