《中职数字电路教案》PPT课件

《中职数字电路教案》PPT课件

ID:36699828

大小:201.10 KB

页数:22页

时间:2019-05-10

《中职数字电路教案》PPT课件_第1页
《中职数字电路教案》PPT课件_第2页
《中职数字电路教案》PPT课件_第3页
《中职数字电路教案》PPT课件_第4页
《中职数字电路教案》PPT课件_第5页
资源描述:

《《中职数字电路教案》PPT课件》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第8章存储器和可编程逻辑器件简介2.可编程逻辑器件的开发方法1.电子系统的设计方法8.2可编程逻辑器件(PLD)简介3.应用简介8.2.5可编程逻辑器件的开发与应用本章小结返回结束放映8/29/20211复习PLD在数字集成芯片中的位置?PAL的结构?优点?GAL与PAL的区别?CPLD的基本结构?8/29/202128.2.5可编程逻辑器件的开发与应用8.2可编程逻辑器件(PLD)简介返回1.电子系统的设计方法传统的系统设计方法为自底向上。采用可编程逻辑器件设计系统时,可基于芯片设计,可利用电子设计自动化(EDA)工具来完成。必须具备三个条件:①必须基于功能强大的EDA技术;②具备集系统

2、描述、行为描述和结构描述功能为一体的硬件描述语言;③高密度、高性能的大规模集成可编程逻辑器件。8/29/20213可编程逻辑器件的软件开发系统支持两种设计输入方式:图形设计输入;硬件描述语言输入。现在比较流行的硬件描述语言有ABEL和VHDL。计算机对输入文件进行编译、综合、优化、配置操作,最后生成供编程用的文件,可直接编程到可编程逻辑器件的芯片中。8/29/202142.可编程逻辑器件的开发方法PLD的开发是指利用开发系统的软件和硬件对PLD进行设计和编程的过程。开发系统软件是指PLD专用的编程语言和相应的汇编程序或编译程序。硬件部分包括计算机和编程器。可编程器件的设计过程,主要包括设计

3、准备、设计输入、设计处理和器件编程四个步骤,同时包括相应的功能仿真、时序仿真和器件测试三个设计验证过程。如图8-21所示。返回8/29/20215图8-21可编程器件的设计流程图8/29/20216⑴设计准备①选择系统方案,进行抽象的逻辑设计;②选择合适的器件,满足设计的要求。低密度PLD(PAL、GAL等)一般可以进行书面逻辑设计,然后选择能满足设计要求的器件系列和型号。器件的选择应考虑器件的引脚数、资源速度、功耗以及结构特点。对于高密度PLD(CPLD、FPGA),系统方案的选择通常采用“自顶向下”的设计方法。在计算机上完成,可以采用国际标准的硬件描述语言对系统进行功能描述,并选用各

4、种不同的芯片进行平衡、比较,选择最佳结果。8/29/20217⑵设计输入设计者将所设计的系统或电路以开发软件要求的某种形式表示出来,并送入计算机的过程称为设计输入。通常有原理图输入、硬件描述语言输入和波形输入等多种方式。⑶设计处理从设计输入完成以后到编程文件产生的整个编译、适配过程通常称为设计处理或设计实现。由计算机自动完成,设计者只能通过设置参数来控制其处理过程。8/29/20218在编译过程中,编译软件对设计输入文件进行逻辑化简、综合和优化,并适当地选用一个或多个器件自动进行适配和布局、布线,最后产生编程用的编程文件。在设计输入和设计处理过程中往往要进行功能仿真和时序仿真。功能仿真是在

5、设计输入完成以后的逻辑功能检证,又称前仿真。它没有延时信息,对于初步功能检测非常方便。时序仿真在选择好器件并完成布局、布线之后进行,又称后仿真或定时仿真。时序仿真可以用来分析系统中各部分的时序关系以及仿真设计性能。8/29/20219⑷器件编程编程是指将编程数据放到具体的PLD中去。对阵列型PLD来说,是将JED文件“下载”到PLD中去;对FPGA来说,是将位流数据文件“配置”到器件中去。8/29/2021103.应用简介图8-2216位双向移位寄存器返回试用CPLD实现一个16位双向移位寄存器,其输入输出如图8-22所示。图中Q0~Q15是16位状态变量输出。D0~D15为16位并行置数

6、输入,CR是低电平有效的异步清零端,SR、SL分别是右移或左移串行数据输入端,S1、S0为功能控制端,它们的取值和操作的对照关系如表8-6所示。8/29/202111表8-6S1、S0功能控制端对照关系表8/29/202112假若选择型号为ispLSI1024芯片,它含24个通用逻辑模块(CLB),且I/O单元数量达16×3=48个。由此画出引脚分配图如图8-23所示。⑴器件的选择。除时钟外,共有37个I/O信号线。设计者可参照有关数据手册进行选择。8/29/202113图8-2316位移位寄存器引脚分配图8/29/202114⑵编写设计输入文件。本例采用文本输入方式。根据移位寄存器设计要

7、求,编写VHDL源文件如下:LIBRARYIEEE;USEIEEE.STDLOGIC1164.ALL;ENTITYSHIFTISPORT(S1,S0,Cr,clk;INBIT;SR,SL:INSTDLOGIC,d:INSTDLOGICVECTOR(15DOWNTO0);q:OUTSTDLOGICVECTOR(15DOWNTO0));ENDSHIFT;8/29/202115ARCHITECTUREAOFSHIFTISBEG

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。