《DSCDMA物理层过程》PPT课件

《DSCDMA物理层过程》PPT课件

ID:36666001

大小:1014.60 KB

页数:70页

时间:2019-05-09

《DSCDMA物理层过程》PPT课件_第1页
《DSCDMA物理层过程》PPT课件_第2页
《DSCDMA物理层过程》PPT课件_第3页
《DSCDMA物理层过程》PPT课件_第4页
《DSCDMA物理层过程》PPT课件_第5页
资源描述:

《《DSCDMA物理层过程》PPT课件》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、TR-001-C1TD-SCDMA技术基础-TD-SCDMA物理层过程课程目标掌握TD-SCDMA系统物理层技术掌握TD-SCDMA系统物理层过程课程内容物理层结构信道映射信道编码及复用扩频与调制物理层过程什么是TD-SCDMAFrequencyTimePowerdensity(CDMAcodes)1.6MHz0:15TS02.Carrier(optional)3.Carrier(optional)TS1TS2TS3TS4TS5TS6DLDLDLDLULULUL5msDwPTSUpPTSGPDLTimeDivisionDuplex—SynchronousCodeDivisionMulti

2、plexAccess物理信道帧结构所有的物理信道都采用四层结构:系统帧号、无线帧、子帧和时隙/码Radioframe10msSystemFrameNumberSub-frame5msTS5TS4TS0TS2TS1GPTS3TS6DwPTSUpPTSDataMidambleData675us(864chips)gL1144chipsTD-SCDMA帧结构每帧有两个上/下行转换点TS0为下行时隙TS1为上行时隙三个特殊时隙GP,DwPTS,UpPTS其余时隙可根据根据用户需要进行灵活UL/DL配置物理信道帧结构3GPP定义的一个TDMA帧长度为10ms。一个10ms的帧分成两个结构完全相同的

3、子帧,每个子帧的时长为5ms。这是考虑到了智能天线技术的运用,智能天线每隔5ms进行一次波束的赋形。子帧分成7个常规时隙(TS0~TS6),每个时隙长度为864chips,占675us)。DwPTS(下行导频时隙,长度为96chips,占75us)GP(保护间隔,长度96chips,75us)UpPTS(上行导频时隙,长度160chips,125us)子帧总长度为6400chips,占5ms,得到码片速率为1.28Mcps。物理信道帧结构TS0总是固定地用作下行时隙来发送系统广播信息,是广播信道PCCPCH独自占用的时隙TS1总是固定地用作上行时隙。其它的常规时隙可以根据需要灵活地配置成

4、上行或下行以实现不对称业务的传输,上下行的转换由一个转换点(SwitchPoint)分开。每个5ms的子帧有两个转换点(UL到DL和DL到UL),第一个转换点固定在TS0结束处,而第二个转换点则取决于小区上下行时隙的配置。Data352chipsMidamble144chipsGP16Data352chips675s常规时隙由864Chips组成,时长675us;业务和信令数据由两块组成,每个数据块分别由352Chips组成;训练序列(Midamble)由144Chips组成;16Chips为保护;可以进行波束赋形;常规时隙Midamble码整个系统有128个长度为128chips的基

5、本midamble码,分成32个码组,每组4个。一个小区采用哪组基本midamble码由基站决定,当建立起下行同步之后,移动台就知道所使用的midamble码组。NodeB决定本小区将采用这4个基本midamble中的哪一个。同一时隙的不同用户将使用不同的训练序列位移。训练序列的作用:上下行信道估计;功率测量;上行同步保持。传输时Midamble码不进行基带处理和扩频,直接与经基带处理和扩频的数据一起发送,在信道解码时它被用作进行信道估计。DatasymbolsMidambleDatasymbolsTPCsymbolsTimeslotx(864Chips)SSsymbolsGP1stpa

6、rtofTFCIcodeword2ndpartofTFCIcodewordDatasymbolsMidambleDatasymbolsTPCsymbolsTimeslotx(864Chips)SSsymbolsGP3rdpartofTFCIcodeword4thpartofTFCIcodewordRadioFrame10msSub-frame5msSub-frame5ms常规时隙-物理层信令TPC/SS/TFCI位置:位于midamble的两侧TPC:调整步长是1,2或3dBSS;最小精度是1/8个chipTFCI;分四个部分位于相邻的两个子帧内GP(32chips)SYNC-DL(64

7、chips)75s下行导频时隙DwPTS用于下行同步和小区搜索;该时隙由96Chips组成:32用于保护;64用于导频序列;时长75us32个不同的SYNC-DL码,用于区分不同的基站;为全向或扇区传输,不进行波束赋形。GP(32chips)SYNC-UL(128chips)125s上行导频时隙UpPTS用于建立上行初始同步和随机接入,以及越区切换时邻近小区测量160Chips:其中128用于SYNC-UL,32用于保护SYNC

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。