欢迎来到天天文库
浏览记录
ID:36610384
大小:572.00 KB
页数:22页
时间:2019-05-12
《数字信号参数测量仪论文》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库。
1、“华为杯”电子设计大赛报告数字信号参数测量仪华为杯电子设计竞赛报告数字信号参数测量仪题目数字信号参数测量仪学院电子工程与光电技术学院专业电子科学与技术姓名陈海欣樊晓清朱承丞2010-9-26目录摘要:-2-关键词:-2-一、前言-2---21--“华为杯”电子设计大赛报告数字信号参数测量仪二、方案分析和论证-3-2.1A/D转换器控制方案的选择-3-方案一:采用VHDL语言或Verilog—HDL语言实现-4-方案二:采用外接采样控制模块电路实现-4-2.2频率计设计方案的选择-4-方案一:直接测频法-4-方案二:周
2、期测频法-5-方案三:双通道测频法-5-2.3峰峰值设计方案选择-5-方案一:极值测量法-5-方案二:频率测量法-5-方案三:整流测量法-6-2.4有效值测量方案-6-方案一:均方根统计测量法-6-方案二:傅里叶变换测量法-6-三、系统各部分电路模块设计-6-3.1A/D转换器控制模块-6-ADC_TCL5510的Verilog-HDL语言描述-7-3.2测量极值模块-8-celiangjizhi的VHDL语言描述-8-3.3频率计模块-10-freq的VHDL语言描述-10-3.4有效值模块-11-youxiaoz
3、hi的VHDL语言描述-11-3.5多位二进制转BCD码模块-12-B_BCD的VHDL语言描述-13-3.6二选一数据选择器模块-14-erxuanyi的VHDL语言描述-14-3.7数码管动态显示模块-15-3.8分频模块-15-fenpin的VHDL语言描述-16-3.9开关防抖电路模块-17-四、系统调试与仿真-17-五、系统管脚分配和下载-20-六、系统功能和指标参数-21-七、设计总结和体会-21-八、参考文献-22-摘要:基于SmartSOPC、SmartEDA核心板设计的可以对一般正弦波、三角波及方波
4、进行相关参数(频率、有效值、峰峰值等)测量的数字频率计。由TLC5540A/D--21--“华为杯”电子设计大赛报告数字信号参数测量仪转换器完成模拟量到数字量的转换,其中频率计部分通过FPGA用VHDL/Verilog语言实现,板上数码管用于显示被测信号的有关参数,并显示6位有效数字。关键词:FPGA、A/D转换、频率计、频率、VHDL、Verilog-HDL【Abstract】Abstract:BasedSmartSOPC,SmartEDAcoreboardcanbeonthegeneralsinewave,squ
5、arewavetrianglespreadassociatedparameters(frequency,RMS,peak,etc.)tomeasurethenumberoffrequencyRatemeter.BytheTLC5540A/Dconverter,analogtodigitalconversion,inwhichpartofthefrequencymeterusedbyFPGAVHDL/Veriloglanguage,thepanelLEDdisplaysTherelevantparametersofth
6、emeasuredsignalanddisplaysthesixsignificantdigits.【Keyword】FPGA、A/DConversion、digitalfrequency、frequency、VHDL、Verilog-HDL一、前言在信息高度发展的今天,电子系统数字化已成为有目共睹的趋势,本设计利用可编程逻辑器件(CPLD/FPGA),以EDA工具为开发平台,运用VHDL语言设计出一个数字信号参数测量仪,该数字信号参数测量仪改变了传统数字系统及用单片机组成数字系统的设计方法。过程及观念,同时基于CP
7、LD/FPGA芯片的设计大大减少了系统芯片的数量和复杂度,提高了系统的可靠性。--21--“华为杯”电子设计大赛报告数字信号参数测量仪二、方案分析和论证2.1A/D转换器控制方案的选择A/D转换器的功能是将输入的模拟量转换成数字量进行输出。一个完整的A/D转换过程,通常要经过取样和保持、量化和编码两个步骤。大赛主办方为实验设计提供了8位高速A/D转换器TLC5540,它的最高转换速率可达每秒40兆字节。图2.1.18位高速A/D转换器TLC5540图2.1.2TLC5540的时序图一--21--“华为杯”电子设计大赛
8、报告数字信号参数测量仪图2.1.3TLC5540时序图二对TLC5540的控制很简单,只要给时钟即可,输入信号在时钟的下降沿被采样,延迟2.5个时钟后输出。数据在时钟的上升沿读入。据此可以设计A/D控制模块。方案一:采用VHDL语言或Verilog—HDL语言实现利用CPLD、FPGA目标器件设计TLC5540的采样控制电路,可以利用实验室提供
此文档下载收益归作者所有