CMOS元器件及其模型

《CMOS元器件及其模型》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第2章CMOS元器件及其模型1魏廷存/2010年2.1CMOS(NMOS/PMOS)CMOS：ComplementaryMetal-OxideSemiconductor互补金属-氧化物半导体2魏廷存/2010年CMOS的基本结构（NMOS）NMOS模拟电路数字电路3魏廷存/2010年CMOS的基本结构（PMOS）PMOS模拟电路数字电路4魏廷存/2010年CMOS的特点Gate~Source间无直流电流通路，功耗低，输入电阻高，这是CMOS与Bipolar的主要区别；NMOS衬底接电路中最低电位，通常PMOS衬底接电路中最高电位，保证所有源/漏极的

2、pn结反偏，防止产生衬底漏电流；Drain与Source在物理构造上无区别，完全对称。但为了电路设计上的方便，通常把提供载流子的一端称为源极(Source)，而把收集载流子的一端称为漏极(Drain)。NMOS中连接低电压的端子为源极（载流子为电子），PMOS中连接高电压的端子为源极（载流子为空穴）。5魏廷存/2010年CMOS的基本结构（续）NMOS与PMOS做在同一P型衬底上(n阱工艺)：1）所有的NMOS具有同一p型衬底，接电路中最低电位（接地）。2）PMOS处于各自独立的n-well中，n-well(即PMOS的衬底)可接任何正电位。在大多

3、数电路中(例如数字电路)，n-well与最正的电源相连接。3)Salicide(硅化物)用于减小D、G、S、B区的电阻。4)在衬底(B)端，Salicide与n+或p+形成欧姆接触，以消除肖特基二极管效应(金属与轻掺杂的n或p型半导体直接接触时产生)。6魏廷存/2010年肖特基二极管的形成原理7魏廷存/2010年CMOS的详细构造FOX(field-oxide)，SiO2，用于电气上隔离CMOS器件。ContactDrainSourceGate尽可能用多个Contact，以减小接触电阻，使电流均匀。另外对防止Latch-up也有好处。为了提高可靠性

4、，多晶硅栅的Contact不放置在栅区域上面。8魏廷存/2010年沟道阻断注入阈值电压很大的寄生NMOS9魏廷存/2010年CMOS的详细构造（续）CMOS工艺发展方向（摩尔定律）：按比例逐渐减小Lmin与tox(tox≈Lmin/50)，其带来的好处是（数字电路）：减小了芯片面积随着tox减小，Vth将减小，可提高电路动作速度由于耐压降低，电源电压降低，导致动态功耗减小在模拟电路中，当工艺确定后，可调整W/L获得所要求特性。10魏廷存/2010年CMOS的版图设计PMOSNMOS11魏廷存/2010年CMOS的详细构造12魏廷存/2010年CMO

5、S的制造过程从轻掺杂的p型衬底材料出发P-substrate13魏廷存/2010年CMOS的制造过程n阱和p阱的形成，在n阱中制作PMOS，在p阱中制作NMOSn型注入和扩散p型注入和扩散14魏廷存/2010年CMOS的制造过程场氧（SiO2）注入，以使管子或区域间实现电气隔离场氧（SiO2）15魏廷存/2010年CMOS的制造过程阈值电压调节注入：NMOS和PMOS管自然生成的阈值电压分别约为0V和-1.2V，注入p型杂质以提高NMOS的阈值电压，并降低PMOS的阈值电压（绝对值）。注入p型杂质16魏廷存/2010年CMOS的制造过程形成薄的栅氧

6、化层（SiO2）以及多晶硅栅（Polysilicon）薄的栅氧化层（SiO2）多晶硅栅（Polysilicon）17魏廷存/2010年CMOS的制造过程n+和p+注入，形成D，S，B区氧化物(SiO2)侧墙，防止后续添加硅化物时引起G-D和G-S短路18魏廷存/2010年CMOS的制造过程在D，G，S，B上面形成硅化物，以降低连接电阻19魏廷存/2010年CMOS的制造过程在CMOS器件上面制作一层SiO2（绝缘层）20魏廷存/2010年CMOS的制造过程制作第一层金属（铝或铜）以及接触孔（contact）钨插塞21魏廷存/2010年CMOS的制造

7、过程制作第二层金属以及通孔（via）22魏廷存/2010年CMOS的制造过程钝化层(留有PAD开窗)制作顶层金属（Topmetal）以及钝化层23魏廷存/2010年CMOS的动作原理（截止区:Cutoffregion）截止区:Vgs=0~VthandVds≥0与栅氧化层接触的p型衬底表面只有耗尽层（p衬底表面中的空穴被赶走而留下负离子），无导电沟道形成。由于中间二个反向偏置的pn结的存在，电流Ids=0。NMOS24魏廷存/2010年CMOS的动作原理（线性区:linearregion）线性区:Vgs>VthandVds<(Vgs-Vth)在正电压

8、作用下，SiO2下面出现反型层（自由电子），即形成导电沟道，电流Ids>0。Ids受Vgs和Vds的控制。随着Vgs增加，