基于CPLD的电子密码锁设计

《基于CPLD的电子密码锁设计》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、维普资讯http://www.cqvip.com电子测量技术第31卷第3期ELErINICMEAsIJREMENTTECHN010GY2008年3月基于CPLD的电子密码锁设计范柳絮李宏陈娟谷志敏。(1．西安石油大学西安710065；2．青海油田分公司采油二厂青海816400；3．西北工业大学西安710068)摘要：本文介绍了一种在MAX+PLUSII环境下，采用复杂可编程逻辑器件(CPU))的新型电子密码锁设计方法，阐述了其工作原理和软硬件设计方法。该密码锁通过扫描电路、键盘译码电路、弹跳消除电路、比较电路和七段译码电路等实现了密码输入、数码清除、密码激活、电锁解除、密码更

2、改和误码报警等功能。本论文对该密码锁的程序进行了功能和时序仿真，结果表明该密码锁的功能满足设计要求，能够实现正常开锁、上锁和修改密码。该密码锁体积小、功耗低、易于维护和升级，有很好的市场前景。关键词：电子密码锁；CPLD；VHDL；MAX+PLUSH中图分类号：TP23文献标识码：BDesignofelectroncodedlockbyCPLDFanLiuxuLiHoI1g1ChenJuan2GuZhimin3(1．Xi’anPetroleumUniversity，Xi’an710065；2．QinghaiOilFieldBranchOfficeSecondOilExtrac

3、tion，Qinghai816400；3．NorthwesternPolytechnicalUniversity，Xi’an710068)Abstract：ThispaperintroducesanewwaytOdesignelectroncodedlockwithCPLDandMAX+PLUSII．Itsoperatingprinciplesandthedesigningmethodsofhardwareandsoftwareareexplainedinthisarticle．Thiscodedlockcanperformthefollowingfunctions，such

4、ascodeinput，codeclear，codeactivating，codereleasing，codecorrectingandwrongcodealarmingbyscanningcircuit，keyboarddecodecircuit，bounceeliminatingcircuit，comparisoncircuiLThefunctionalandtimingsimulationsaremade．TheresultsshowthatthedesignspecificationoftheelectroniccodedlockiSmetandtheunlock／l

5、ockandcodecorrectingcanberealizedThisnewelectroncodedlockhassmallsize，lOWpower．Itsmaintenanceandupgradeareveryconvenient．Andithasabetterapplicationprospect．Keywords：electroncodedlock；CPLD；VHDL；MAX+PLUSⅡ0引言近年来，电子密码锁的使用越来越广泛，目前使用的电子密码锁大部分是基于单片机用分离元件实现的，其电路比较复杂、性能不够灵活、成本较高且可靠性和安全性差。基于此，本文设计了1种

6、新型的电子密码锁，其采用先进的EDA技术，利用MAX+PLUXII工作平台，CPLD芯片和VHDL语言。该密码锁具有密码输入、密码清除、密码激活、电锁解除和密码更改等功能，用1片复杂可编程逻辑芯片CPLD实现，因此它体积小、功耗低、价格便宜，维护和升级都十分方便，具有较好的应用前景。1密码锁的工作原理本论文设计的电子密码锁主要由输入部分，控制部分和输出部分组成，其硬件结构图如图1所示。其中输入部分包括4×4矩阵键盘、弹跳消除电路、键盘译码电路、键图1硬件结构图·180·维普资讯http://www.cqvip.com范柳絮等：基于CPLD的电子密码锁设计第3期盘扫描电路；控制

7、部分包括按键存储电路、密码存储电路、1．1．3弹跳消除电路比较电路；输出部分包括多路选通器、七段译码器、扫描信因为本次设计的按键采用机械式开关结构，在开关切号发生器。其中键盘扫描模块、弹跳消除模块、键盘译码换的瞬间会在接触点出现来回弹跳的现象，这种弹跳现象模块、控制模块、多路选通模块、七段译码模块都是通过软可能造成误动作而影响到正确性。本设计中采用延时的件实现的。下面对本次设计的主要模块进行一一讨论。软件方法消除抖动，若采样信号检测到输入由“1”变到“0”1．1主控芯片的选择或由“O”变为“1”，先延时