《DSP内部结构》PPT课件

《DSP内部结构》PPT课件

ID:36434874

大小:2.81 MB

页数:93页

时间:2019-05-09

《DSP内部结构》PPT课件_第1页
《DSP内部结构》PPT课件_第2页
《DSP内部结构》PPT课件_第3页
《DSP内部结构》PPT课件_第4页
《DSP内部结构》PPT课件_第5页
资源描述:

《《DSP内部结构》PPT课件》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、天津职业技术师范大学电子工程学院DSP技术DigitalSignalProcessor数字信号处理器于万霞1第二章DSP硬件结构在上一章中。。。3TMS320C54XX硬件结构特点★TMS320C55XX硬件结构特点在这一章中,我们介绍:4TMS320系列产品命名TMS320C5402TGDK()100采用的技术器件代号版本封装温度范围速度C=CMOSE=CMOSEPROMF=CMOSFlashEEPROMLC=低电压CMOS(3.3V)LF=低电压FlashEEPROMVC=低电压CMOS[(3.3V)/2.5V核]UC=低电压CMOS[(3.3V)/1.8V核]5§2-1‘C54xDS

2、P硬件结构7DSP模型DSP=CPU+总线+存储器+片上外设8多总线结构,三组16-bit数据总线和一组程序总线40-bit算术逻辑单元(ALU),包括一个40-bit的桶形移位器和两个独立的40-bit累加器17x17-bit并行乘法器,连接一个40-bit的专用加法器。可用来进行非流水单周期乘/加(MAC)运算一、C54X的结构特点9比较、选择和存储单元(CSSU)用于Viterbi运算器的加/比较选择指数编码器在一个周期里计算一个40-bit累加器值的指数值两个地址发生器中有八个辅助寄存器和两个辅助寄存器算术单元(ARAUS)数据总线具有总线保持特性10C54X可访问的存储器空间最大

3、可为192Kx16-bit(64K程序存储器,64K数据存储器和64KI/O存储器)C548,549,5402,5410等具有扩展寻址方式,最大可寻址扩展程序空间为8Mx16-bit支持单指令循环和块循环,存储块移动指令提供了更好的程序和数据管理支持32-bit长操作数指令,支持两个或三个操作数读指令11连接内部振荡器或外部时钟源的锁相环(PLL)发生器支持8-或16-bit传送的全双工串口时分多路(TDM)串口缓冲串口(BSP)McBSPs串口8/16-bit并行主机接口(HPI)16-bit定时器12软件可编程等待状态发生器和可编程的存储单元转换片内基于扫描的仿真逻辑,JTAG边界扫描

4、逻辑(IEEE1149.1)单周期定点指令执行时间10-25ns13TMS320C54x/C54xx主要配置芯片片内存储器片内外设RAMROM串口定时器HPITMS320C5415K28K21NOTMS320LC5415K28K21NOTMS320LC541B5K28K21NOTMS320C54210K2K21YESTMS320LC54210K2K21YESTMS320LC54310K2K21NOTMS320LC5456K48K21YESTMS320LC545A6K48K21YESTMS320LC545B6K48K21YESTMS320LC5466K48K21NOTMS320LC546A6

5、K48K21NO14TMS320C54x/C54xx主要配置TMS320LC546B6K48K21NOTMS320LC54832K2K31YESTMS320LC54932K16K31YESTMS320VC54932K16K31YESTMS320UVC540216K4K22YESTMS320VC540216K4K22YESTMS320UVC540932K16K31YESTMS320VC541064K16K31YESTMS320VC5416128K16K31YESTMS320VC5420200K6YESTMS320VC5421256K6YESTMS320VC5441640K124芯片片内存储器

6、RAMROM片内外设串口定时器HPI15二、C54X的内部总线结构程序总线(PB)数据总线(CB、DB和EB)地址总线(PAB、CAB、DAB和EAB)程序总线(PB)传送从程序存储器来的指令代码和立即数。三组数据总线(CB,DB和EB)。CB和DB总线传送从数据存储器读出的操作数。EB总线传送写入到存储器中的数据。四组地址总线(PAB,CAB,DAB和EAB)传送执行指令所需要的地址。17读/写方式地址总线程序总线数据总线PABCABDABEABPBCBDBEB程序读△△程序写△△单数据读△△双数据读△△△△长数据(32位)读△(hw)△(lw)△(hw)△(lw)单数据写△△数据读/数

7、据写△△△△双数据读/系数读△△△△△△外设读△△外设写△△1840位算术逻辑运算单元(ALU)2个40位累加器A和B移位-16~31位的桶形移位寄存器乘法器/加法器单元比较和选择及存储单元(CSSU)指数编码器CPU状态和控制寄存器包括三、C54x芯片的CPU结构1920TMS320C54x内部硬件框图21作用结构与位置A和B的异同要点1.累加器A和B2223累加器作用:存放从ALU或乘法器/加法器单元输出的数据,累加

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。