欢迎来到天天文库
浏览记录
ID:36284570
大小:1.80 MB
页数:85页
时间:2019-05-08
《arm片上总线和arm7tdmi核》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库。
1、《嵌入式系统原理与开发》第8讲南京大学计算机系俞建新主讲2008年春季2008年9月15日南京大学计算机系2第4章ARM体系结构本章主要介绍以下内容:ARM体系结构版本ARM处理器系列ARM流水线ARM工作模式和工作状态ARM寄存器组织ARM存储器组织ARM的异常中断AMBA和ARM7TDMI2008年9月15日南京大学计算机系34.8AMBA和ARM7TDMI介绍以下内容ARM处理器的片上总线AMBA典型的ARM处理器核—ARM7TDMI2008年9月15日南京大学计算机系44.1ARM片上总线-AMBAARM公司为单个或者多个ARM处
2、理器芯核提供的独立总线规格说明。英文全称是:AdvancedMicrocontrollerBusArchitecture目前版本是3.0版2.0版AMBA标准定义了三组总线:AHB(AMBA高性能总线)ASB(AMBA系统总线)APB(AMBA外设总线)2008年9月15日南京大学计算机系5AHB、ASB和APBAMBA规范定义了3种总线:AHB(AdvancedHigh-performanceBus)用于连接高性能系统模块。它支持突发(burst)数据传送方式及单个数据传送方式,所有时序都以单一时钟的沿为基准。ASB(AdvancedS
3、ystemBus)用于连接高性能系统模块,它支持突发数据传送模式。APB(AdvancePeripheralBus)为低性能的外围部件提供较简单的接口。2008年9月15日南京大学计算机系6典型的基于AMBA的SOC系统一个典型的基于AMBA的微控制器将使用AHB或ASB总线,再加上APB总线,如右图所示。ASB总线是旧版的系统总线;而AHB则较晚推出,以增强对更高性能、综合及时序验证的支持。2008年9月15日南京大学计算机系74.2ARM7TDMI核ARM7TDMI是世界上广泛使用的32位嵌入式RISC处理器,它是目前用于低端的ARM
4、处理器核,且应用范围很广。ARM7TDMI的名称含义如下:ARM7:ARM632位整型核的3V兼容版本;T:16位压缩指令集Thumb;D:在片调试(debug)支持,允许处理器响应调试请求暂停;M:64位增强型乘法器(multiplier),与以前处理器相比性能更高,产生全64位结果;I:嵌入式ICE硬件提供片上断点和调试点支持。2008年9月15日南京大学计算机系84.2.1ARM7TDMI介绍ARM7TDMI处理器是ARM7处理器系列成员之一,是目前应用很广的32位高性能嵌入式RISC处理器。本节介绍ARM7TDMI的以下4个内容基
5、本特点框图、内核和功能图体系结构存储器接口2008年9月15日南京大学计算机系9ARM7TDMI基本特点ARM7TDMI基本特点包含以下内容:指令流水线存储器访问存储器接口嵌入式ICE-RT逻辑2008年9月15日南京大学计算机系10指令流水线ARM7TDMI使用流水线以提高处理器指令的流动速度。流水线允许几个操作同时进行,以及处理和存储系统连续操作。ARM7TDMI使用3级流水线,因此,指令的执行分3个阶段:取指、译码和执行。正常操作流水:在执行当前一条指令的同时,后续的一条指令被译码,后续的第二条指令从存储器中被取出。2008年9月1
6、5日南京大学计算机系11指令流水线的功能段划分从存储器取指令指令所用的寄存器译码从寄存器组中读寄存器,执行移位和ALU操作,将寄存器写回到寄存器组执行译码取指PC-8PC-4PC2008年9月15日南京大学计算机系12ARM7的3级流水线示意图取指译码执行ARMThumbPC+8PC+4PC+4PC+2PCPC取指译码执行取指译码执行取指译码执行取指译码执行T1T2T3T4T5当前执行指令的所在地址2008年9月15日南京大学计算机系13存储器访问特点ARM7TDMI核是冯·诺依曼(VonNeumann)体系结构,使用单一32位数据总线传
7、送指令和数据。只有加载、存储和交换指令可以访问存储器中的数据。数据可以是:8位(字节)、16位(半字)和32位(字)。字必须是4字节边界对准,半字必须是2字节边界对准。2008年9月15日南京大学计算机系14存储器接口特点ARM7TDMI存储器接口特点如下:速度相关控制信号流水作业方便片内和片外快速突发(burst)访问模式2008年9月15日南京大学计算机系154种存储周期空闲周期(I)非顺序周期(N)顺序周期(S)协处理器寄存器传送周期(C)2008年9月15日南京大学计算机系16嵌入式ICE-RT逻辑为ARM7TDMI核提供了集成的
8、在片调试支持可用来设置断点或观察点出现的条件嵌入式ICE-RT逻辑包含调试通信通道DCC,DebugCommunicationsChannelDCC用于在目标和宿主调试器之间传送信息嵌入式IC
此文档下载收益归作者所有