单片机简介及使用

单片机简介及使用

ID:36277270

大小:546.90 KB

页数:14页

时间:2019-05-08

单片机简介及使用_第1页
单片机简介及使用_第2页
单片机简介及使用_第3页
单片机简介及使用_第4页
单片机简介及使用_第5页
资源描述:

《单片机简介及使用》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、3.AT89S51单片机概述3.1AT89S51单片机的结构AT89S51是一个低功耗,高性能CMOS8位单片机,片内含4kBytesISP(In-systemprogrammable)的可反复擦写1000次的Flash只读程序存储器,器件采用ATMEL公司的高密度、非易失性存储技术制造,兼容标准MCS-51指令系统及80C51引脚结构,芯片内集成了通用8位中央处理器和ISPFlash存储单元,功能强大的微型计算机的AT89S51可为许多嵌入式控制应用系统提供高性价比的解决方案。  AT89S51具有如下特点:40个

2、引脚,4kBytesFlash片内程序存储器,128bytes的随机存取数据存储器(RAM),32个外部双向输入/输出(I/O)口,5个中断优先级2层中断嵌套中断,2个16位可编程定时计数器,2个全双工串行通信口,看门狗(WDT)电路,片内时钟振荡器。 此外,AT89S51设计和配置了振荡频率可为0Hz并可通过软件设置省电模式。空闲模式下,CPU暂停工作,而RAM定时计数器,串行口,外中断系统可继续工作,掉电模式冻结振荡器而保存RAM的数据,停止芯片其它功能直至外中断激活或硬件复位。同时该芯片还具有PDIP、TQFP

3、和PLCC等三种封装形式,以适应不同产品的需求。图3-1为AT89S51单片机的基本组成功能方块图。有图可见,在这一块芯片上,集成了一台微型计算机的主要组成部分,其中包括CPU、存储器、可编程I/O口、定时器/计数器、串行口等,各部分通过内部总线相连。下面介绍几个主要部分。外时钟源外部事件计数时钟电路程序存储器4KBROM数据存储器256BRAM/SFR2×16位定时器/计数器AT89S51CPU64KB总线扩展控制器并行I/O串行口中断控制系统外中断控制P3P2P1P0RXDTXD图3-1AT89S51功能方块图1

4、.中央处理器(CPU)中央处理器是单片机最核心的部分,是单片机的大脑和心脏,具有运算和控制功能。AT89S51的CPU是一个字长为8位的中央处理单元,即它对数据的处理是按字节为单位进行的。2.数据存储器(内部RAM)芯片中共有256B的RAM单元,但其中后128个单元(80H-0FFH)被专用寄存器占用,能作为寄存器提供用户使用的只是前128个单元(00-7FH),用于存放可读写的数据。因此常说的内部数据存储器是指前128个单元,简称内部RAM。3.程序存储器(内部ROM)芯片内部有4KB的掩膜ROM,可用于存放程序

5、、原始数据和表格等,因此称为程序存储器,简称内部ROM。4.定时器/计数器出于控制应用的需要,芯片内部共有两个16位的定时器/计数器以实现定时或计数功能,并以其定时或计数结果对单片机进行控制。5.并行I/O口AT89S51共有4个8位的I/O口(P0、P1、P2、P3口),可以实现数据的并行输入/输出。6.串行口AT89S51有1个全双工的可编程串行口,以实现单片机和其他设备之间的串行数据传送。该串行口功能较强,既可以作为全双工异步通信收发器使用,也可以作为同步移位寄存器使用。7.中断控制系统AT89S51的中断系统

6、功能较强,可以满足一般控制应用的需要。它共有5个中断源:2个外部中断源/INTO和/INT1;3个内部中断源,即2个定时/计数中断,1个串行口中断。8.时钟电路AT89S51单片机芯片内部有时钟电路,但石英晶体和微调电容需要外接。时钟电路为单片机产生时钟脉冲序列,系统允许的最高晶振频率为12MHz。9.内部总线上述部件只有通过内部总线将其连接起来才能构成一个完整的单片机系统。总线在图中以带箭头的空心线表示。系统的地址信号、数据信号和控制信号分别通过系统的三大总线—地址总线、数据总线和控制总线进行传送,总线结构减少了单

7、片机的连线和引脚,提高了集成度和可靠性。由上所述,AT89S51虽然是一块芯片,但它包括了构成计算机的基本部件,因此可以说它是一台简单的计算机。AT89S51较详细的内部结构如图3-2所示。图3-2AT89S51内部结构框图3.1.1管脚说明AT89S51是一种高效微控制器。采用40引脚双列直插封装(DIP)形式,如图3-3所示。AT89S51单片机是高性能单片机,因为受引脚数目的限制,所以有不少引脚具有第二功能。图3-3AT89S51引脚图图3-4SMT的封装图VCC:供电电压。GND:接地。P0口:P0口为一个8

8、位漏级开路双向I/O口,每脚可吸收8TTL门电流。当P1口的管脚第一次写1时,被定义为高阻输入。P0能够用于外部程序数据存储器,它可以被定义为数据/地址的第八位。在FIASH编程时,P0口作为原码输入口,当FIASH进行校验时,P0输出原码,此时P0外部必须被拉高。P1口:P1口是一个内部提供上拉电阻的8位双向I/O口,P1口缓冲器能接收输出4

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。