fpga系统设计基础11和12小节

fpga系统设计基础11和12小节

ID:36200346

大小:523.05 KB

页数:78页

时间:2019-05-07

fpga系统设计基础11和12小节_第1页
fpga系统设计基础11和12小节_第2页
fpga系统设计基础11和12小节_第3页
fpga系统设计基础11和12小节_第4页
fpga系统设计基础11和12小节_第5页
资源描述:

《fpga系统设计基础11和12小节》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、VHDL语言与FPGA编程邓超15538903885教师授课水平课程难易程度学生努力程度教学效果三要素授课答疑课后答疑(课间或周二晚327)集中答疑(班长把问题集中反馈)课堂纪律旷课(实验)-5考试原则59就是不及格1.点名2.作业与课前讨论3.上次课回顾与讨论学习4.这次课内容与目标5.课程讲解6.小结绪论人生人:社会人,高素质的人生:生存,创造生活,享受生活本门课程的主要内容对FPGA器件原理及构造的理解与掌握VHDL语言的掌握(可能的话也包括VerilogHDL)FPGA开发流程的掌握工具软件的使用(quartus为主ISE为辅

2、)实验VHDL语言与FPGA编程第1章FPGA系统设计基础FPGA-FieldProgrammableGateArrayPLD-ProgrammableLogicDevice本次课的教学目的了解可编程逻辑器件的编程器件工作原理,基本结构和电路表示方法,现代数字系统的设计方法,优秀FPGA设计的重要特征,可编程逻辑器件的一般设计流程,了解Altera和Xilinx公司的可编程逻辑器件设计工具。重点掌握现代数字系统的设计方法和FPGA设计流程的概念知识要点可编程逻辑器件及FPGA简介FPGA设计方法与要求FPGA设计流程FPGA设计工具1

3、.1可编程逻辑器件基础1.1.1概述可编程逻辑器件(ProgrammableLogicDevice,简称为PLD)是20世纪70年代发展起来的一种新型逻辑器件,是目前数字系统设计的主要硬件基础。PROMFPLAPALGALEPLDCPLDFPGA其中EPLD、CPLD、FPGA的集成度较高,属于高密度PLD。目前生产和使用的PLD产品主要有:1.1.1概述PROM(包括EPROM、EEPROM):其内部结构是由“与阵列”和“或阵列”组成。它可以用来实现任何以“积之和”形式表示的各种组合逻辑。PLA:一种基于“与一或阵列”的一次性编程器

4、件,由于器件内部的资源利用率低,现已不常使用。PAL:也是一种由基于“与一或阵列”的一次性编程器件组成。PAL具有多种的输出结构形式,在数字逻辑设计上具有一定的灵活性。GAL:是一种电可擦写、可重复编程、可设置加密位的PLD器件。GAL器件有一个可编程的输出逻辑宏单元OLMC,通过对OLMC配置可以得到多种形式的输出和反馈。比较有代表性的GAL芯片是GAL16V8、GAL20V8和GAL22V10,这几种GAL几乎能够仿真所有类型的PAL器件,并具有100%的兼容性。EPLD:基本逻辑单位是宏单元,它由可编程的与—或阵列、可编程寄存器

5、和可编程I/O3部分组成。由于EPLD特有的宏单元结构、大量增加的输出宏单元数和大的与阵列,使其在一块芯片内能够更灵活性的实现较多的逻辑功能CPLD:是EPLD的改进型器件,一般情况下,CPLD器件至少包含3种结构:可编程逻辑宏单元、可编程I/O单元和可编程内部连线。部分CPLD器件还集成了RAM、FIFO或双口RAM等存储器,以适应DSP应用设计的要求。FPGA:在结构上由逻辑功能块排列为阵列,并由可编程的内部连线连接这些功能块,来实现一定的逻辑功能。FPGA的功能由逻辑结构的配置数据决定,在工作时,这些配置数据存放在片内的SRAM

6、或者熔丝图上。使用SRAM的FPGA器件,在工作前需要从芯片外部加载配置数据,这些配置数据可以存放在片外的EPROM或其他存储体上,人们可以控制加载过程,在现场修改器件的逻辑功能。1.1.2可编程逻辑器件的编程器件工作原理PLD按照编程工艺又可分为4个种类:熔丝(Fuse)或反熔丝(Antifuse)编程器件;UEPROM编程器件;EEPROM编程器件;SRAM编程器件。前3类器件称为非易失性器件,它们在编程后,配置数据保持在器件上;第4类器件为易失性器件,每次掉电后配置数据会丢失,因而在每次上电时需要重新进行数据配置。1.可编程只读

7、存储器(PROM)熔丝(Fuse)或反熔丝(Antifuse)编程器件采用PROM结构。PROM的总体结构与掩模ROM相同,所不同的是在出厂时已经在存储矩阵的所有交叉点上全部制作了存储元件。存储元件通常有两种电路形式:一种是由二极管组成的结破坏型电路;另一种是由晶体三极管组成的熔丝型电路,结构示意图如图1.1.1所示。图1.1.1PROM结构示意图在结破坏型PROM中,每个存储单元都有两个对接的二极管。这两个二极管将字线与位线断开,相当于每个存储单元都存有信息“0”。如果将某个单元的字线和位线接通,即将该单元改写为“1”,需要在其位线

8、和字线之间加100mA~150mA电流,击穿D1(使D1的PN结短路)。这样,该单元就被改写为“1”。在熔丝型可编程只读存储器中,存储矩阵的每个存储单元都有一个晶体三极管。该三极管的基极和字线相连,发射极通过一段镍铬熔丝

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。