cmos集成电路设计基础

《cmos集成电路设计基础》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、CMOS集成电路设计基础－数字集成电路基础对逻辑门的基本要求1）鲁棒性（用静态或稳态行为来表示）静态特性常常用电压传输特性（VTC）来表示即输出与输入的关系），传输特性上具有一些重要的特征点。逻辑门的功能会因制造过程的差异而偏离设计的期望值。（2）噪声容限：芯片内外的噪声会使电路的响应偏离设计的期望值（电感、电容耦合，电源与地线的噪声）。一个门对于噪声的敏感程度由噪声容限表示。可靠性―数字集成电路中的噪声噪声来源：（1）串扰（2）电源与地线噪声（3）干扰（4）失调应当区分：（1）固定噪声源（2）比例噪声源浮空节点比由低阻抗电压源驱动的

2、节点更易受干扰设计时总的噪声容限分配给所预见的噪声源高电平噪声容限低电平噪声容限最低输入高电平（VIHmin）最低输出高电平（VOHmin）最高输入低电平（VILmax）最高输出低电平（VOLmax）高电平噪声容限(NMH)＝VOHmin－VIHmin低电平噪声容限(NML)＝VILmax－VOLmax理想逻辑门Ri=∞Ro=0Fanout=∞NMH=NML=VDD/2（3）逻辑门的“单向性”：输出电平的变化不应出现在任何一个输入上但实际情况在输出与输入之间总有反馈。（如密勒效应）（4）逻辑门的扇出（Fan-out)和逻辑门的扇入（F

3、an-in）（5）逻辑门的面积与复杂性（集成度与速度）（6）动态性能（由动态或瞬态响应来决定）上升时间、下降时间（tr，tf）传播时间（tPHL，tPLH，tP）一个门的传播时间与扇出和扇入数有关测量门的延时可以用环型振荡器电路（一般至少五级反相器）实际电路的最高工作频率比环振测得的低50-100倍延时的定义环型振荡器（7）逻辑门的功耗瞬时功耗:p(t)=v(t)i(t)=Vsupplyi(t)峰值功耗:Ppeak=Vsupplyipeak平均功耗:功率延时积功率延时积（PDP）=E=每操作消耗的能量=Pav×tp能量延时积能量延时积

4、（EDP）=门的品质（度量）因子=E×tp功（热）耗对设计的要求：功耗影响设计：封装、冷却、电源线尺寸、电源容量、集成度功耗影响电路的可行性、成本、可靠性。峰值功耗（确定电源线尺寸）、平均功耗（确定冷却、对电池要求）动态功耗（翻转功耗）、静态功耗（漏电功耗）传播延时与功耗的关系：功耗延时积、能量延时积一阶RC电路的延时tp=ln(2)τ=0.69RC这一模型可以用来模拟反相器延时一阶RC电路的能耗MOS开关及CMOS传输门单管MOS开关NMOS单管开关NMOS单管开关电路如图所示，CL为负载电容，UG为栅电压，设“1”表示UG=UDD

5、，“0”表示UG=0(接地)。(a)电路；(b)等效开关；(c)传输特性(1)当UG=“0”(接地)时，NMOS管截止(开关断开)，输出Uo=0。(2)当UG=“1”(UDD)时，NMOS管导通(开关合上)，此时视Ui的大小分两种情况：①UiUG-UTH，输入端沟道被夹断，此时若Uo初始值小于(UG-UTH)，则输出端沟道存在，NMOS管导通，沟道电流对C

6、L充电，Uo上升。但随着Uo上升，沟道电流逐渐减小，当Uo升至(UG-UTH)时，输出端沟道也被夹断，导致NMOS管截止，从而使输出电压Uo维持在(UG-UTH)不变。若此时Ui=UG=UDD，则输出电压Uo为Uo=UG-UTH=Ui-UTH=UDD-UTHPMOS单管开关PMOS单管开关电路如图所示，其衬底接UDD。(1)当UG=“１”(接UDD，高电平)时，PMOS管截止，开关断开，Uo=0。(2)当UG=“0”(接地，低电平)时，PMOS管导通，视Ui的大小不同，也分两种情况：①Ui=“1”(UDD)时，输入端沟道开启导通，

7、电流给CL充电，Uo上升，输出端沟道也开启，开关整个接通，有Uo=Ui=“1”②Ui=“0”(低电平)时，输入端沟道被夹断，此时要维持沟道导通，则输出端沟道开启，输出电压Uo必须比UG高一个PMOS管的阈值电压

8、UTHP

9、。因此，当传输输入为0的信号时，输出同样存在所谓的“阈值损失”，即Uo=

10、UTHP

11、(a)电路；(b)等效开关当开关控制电压(UG)使MOS管导通时，NMOS、PMOS传输信号均存在阈值损失，只不过NMOS发生在传输高电平时，而PMOS发生在传输低电平时。下图给出了阈值损失的波形示意图。CMOS传输门根据NMOS和

12、PMOS单管开关的特性，将其组合在一起形成一个互补的CMOS传输门，这是一个没有阈值损失的理想开关。CMOS传输门电路CMOS传输门电路如图所示，NMOS管和PMOS管的源极、漏极接在一起，NMOS衬底接地，PMOS衬底