组合逻辑电路设计实验报告材料

组合逻辑电路设计实验报告材料

ID:35997942

大小:535.97 KB

页数:9页

时间:2019-04-29

组合逻辑电路设计实验报告材料_第1页
组合逻辑电路设计实验报告材料_第2页
组合逻辑电路设计实验报告材料_第3页
组合逻辑电路设计实验报告材料_第4页
组合逻辑电路设计实验报告材料_第5页
资源描述:

《组合逻辑电路设计实验报告材料》由会员上传分享,免费在线阅读,更多相关内容在应用文档-天天文库

1、实用文案组合逻辑电路设计实验报告1.实验题目组合电路逻辑设计一:①用卡诺图设计8421码转换为格雷码的转换电路。②用74LS197产生连续的8421码,并接入转换电路。③记录输入输出所有信号的波形。组合电路逻辑设计二:①用卡诺图设计BCD码转换为显示七段码的转换电路。②用74LS197产生连续的8421码,并接入转换电路。③把转换后的七段码送入共阴极数码管,记录显示的效果。2.实验目的(1)学习熟练运用卡诺图由真值表化简得出表达式(2)熟悉了解74LS197元件的性质及其使用3.程序设计格雷码转化:真值表如下

2、:标准文档实用文案卡诺图:标准文档实用文案电路原理图如下:七段码显示:真值表如下:卡诺图:标准文档实用文案标准文档实用文案电路原理图如下:标准文档实用文案4.程序运行与测试格雷码转化:逻辑分析仪显示波形:标准文档实用文案七段数码管显示:标准文档实用文案5.实验总结与心得相关知识:异步二进制加法计数器满足二进制加法原则:逢二进一(1+1=10,即Q由1→0时有进位。)组成二进制加法计数器时,各触发器应当满足:①每输入一个计数脉冲,触发器应当翻转一次;②当低位触发器由1变为0时,应输出一个进位信号加到相邻高位触发

3、器的计数输入端。集成4位二进制异步加法计数器:74LS197MR是异步清零端;PL是计数和置数控制端;CLK1和CLK2是两组时钟脉冲输入端。D0~D3是并行输入数据端;Q0~Q3是计数器状态输出端。本实验中,把CP加在CLK1处,将CLK2与Q0连接起来,实现了内部两个计数器的级联构成4位二进制即十六进制异步加法计数器。74LS197具有以下功能:(1)清零功能当MR=0时,计数器异步清零。本实验中将Q1、Q3的输出连接与非门后到MR,就是为了当计数器输出10时(即1010),使得MR=0,实现清零,使得计

4、数器重新从零开始。标准文档实用文案(2)置数功能当MR=1,PL=0,计数器异步置数。(3)二进制异步加法计数功能当MR=1,PL=1,异步加法计数。共阴极数码管共阴极数码管是把所有led的阴极连接到共同接点com,而每个led的阳极分别为a、b、c、d、e、f、g及dp(小数点),如下图所示。图中的8个led分别与上面那个图中的a~dp各段相对应,通过控制各个led的亮灭来显示数字。标准文档

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。