基于某mips指令地单周期微控制器设计哈工大

《基于某mips指令地单周期微控制器设计哈工大》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、实用标准文案课程设计说明书（论文）课程名称：数字集成系统课程设计设计题目：基于MIPS指令的单周期微控制器设计院系：航天学院微电子科学与技术系班级：设计者：学号：指导教师：设计时间：2015年7月27日-2015年8月7日文档实用标准文案姓名：院（系）：专业：班号：任务起至日期：2015年7月27日至2015年8月7日课程设计题目：基于MIPS指令的单周期微控制器设计已知技术参数和设计要求：Load/store，算术逻辑运算和流程控制是RISC的主要组成部分，本设计以MIPS指令子集为例，研究RISC的基本原理与硬件建模。（1）load/store设计设计

2、要求：参考《计算机组成与设计—硬件/软件接口》，进行模块划分和设计微控制器整体结构，设计支持load、store指令的数据通路，并比较各种实现的效率、面积和速度。（2）算术逻辑运算设计设计要求：设计支持add、sub、multi、or等指令的数据通路。（3）流程控制设计设计要求：设计支持branch、jump等指令的数据通路。（4）基于MIPS指令的单周期微控制器设计设计要求：同组同学共同完成具有10条左右指令的单周期微控制器设计。基本要求：1）确定设计采用的结构2）划分所确定的结构，画出模块图，确定模块间的连接关系，端口方向及宽度3）确定设计的验证方案，

3、验证点及验证向量4）完成设计的RTL建模及测试平台建模5）完成设计的验证、逻辑综合，给出设计的评价（面积、速度）6）完成设计报告文档实用标准文案工作量：本课程设计按照每4人一组分工协作完成。每位成员完成设计要求中的（1）～（3）任务之一，作为独立完成项，在完成个人项目基础上共同完成设计要求中的第（4）项。熟悉开发环境、学习EDA工具使用：10学时分析题目、确定设计方案：5学时设计、验证、综合以及结果分析、整理数据：25学时工作计划安排：2015.7.27—2015.7.28学习modelsim、DesignCompiler使用方法2015.7.29—201

4、5.7.30分析设计题目，确定结构及模块划分2015.7.31—2015.8.6完成设计、验证、综合与性能分析2015.8.7提交课程设计报告同组设计者及分工：指导教师签字___________________年月日教研室主任意见：教研室主任签字___________________年月日*注：此任务书由课程设计指导教师填写。文档实用标准文案一、功能描述基于MIPS指令的单周期微控制器设计：l_w和s_w指令的实现：控制器实现支持loadword(lw)、storeword(sw)指令的MIPS单周期数据通路：l_w：寄存器rs中的数据和立即数imm相加，

5、得到存储器地址，用这个地址访问存储器，把得到的存储器数据写入寄存器rt中。把PC+4写入PC。s_w：寄存器rs中的数据和立即数imm相加，得到存储器地址，把寄存器rt中的数据写入这个地址的存储器中。把PC+4写入PC。二、设计方案：1.整体框图：2.模块划分：下图中，各个大模块中还包含：立即数符号位扩展，寄存器堆，存储器，ALU，指令寄存器，PC，控制部件文档实用标准文案1.模块连接框图：2.总体设计思想：我设计的部分主要包三四部分，分别为：指令寄存器、寄存器堆、和存储器，额外还有一个Alu，即加法器和一个pc，即程序计数器，是借助同组同学编译的程序。文

6、档实用标准文案存取指令需要两个状态单元，计算下一个指令地址需要一个加法器，两个状态单元分别是指令寄存器和程序寄存器。指令寄存器是制度的，任意时刻的输出都反映了输入的地址的内容，而不需要读控制信号。程序计数器是一个32位的寄存器，让在每个时钟周期末都会被写入。加法器被设计为只进行加法运算的ALU，他将输入的俩个32位数相加将结果输出。Mips指令执行时，首先需要的是指令存储器，用来存储指令，并根据所给地址提供指令，指令地址存放在pc中，pc的设计还需要一个加法器来指向下一个指令的地址。在执行R型指令时，读两个寄存器，对他们中的内容进行Alu操作，再写出结果。

7、处理器的32个寄存器组成一个寄存器堆的结构，即register。在读取指令的时候，一般形式为：oprsrtimm，此时需要将一个16位的立即数带符号扩充为32位，然后和rs地址内的内容通过Alu加法器相加，如果是读取指令即loadword,即得出的是存储器地址，将得出的存储器地址内的内容写入rt所指的寄存器地址处，如果是存储指令即storeword，即得出的存储器地址用来写入rt地址内的所存内容。1.PC程序计数器：2.L_w电路图：文档实用标准文案1.L_w的设计思想：swrt,imm(rs);memory[rs+(sign)imm]<--rt即oprs

8、rtimm101011rsrtimm6bits5bits5bits