多路彩灯控制器的设计说明书

《多路彩灯控制器的设计说明书》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、word专业整理课程设计EDA技术与VHDL语言课程设计报告题目：班级：姓名：学号：指导教师：成绩：电子与信息工程学院信息与通信工程系学习资料整理分享word专业整理多路彩灯控制器[摘要]：现代电子设计技术的核心已日趋转向基于计算机的电子设计自动化技术，即EDA技术。EDA技术就是依赖功能强大的计算机，在EDA工具软件平台上，对以硬件描述语言HDL为逻辑描述手段完成的设计文件，自动地完成逻辑编译、化简、分割、综合、布局布线以及逻辑优化和仿真测试，直至实现既定的电子线路系统功能。EDA技术式的设计者的工作仅限于利用软件的方式，即利

2、用硬件语言和EDA软件来完成对系统硬件功能的实现，这是电子设计的一个巨大进步。[关键词]：电子设计自动化(EDA)；VHDL；彩灯控制器；学习资料整理分享word专业整理目录1解决方案11.1方案11.2说明12模块设计及其功能描述12.1模块功能描述12.2时序控制模块22.3显示控制模块43多路彩灯控制器的实现73.1整体功能描述73.2设计原理74总结10学习资料整理分享word专业整理1解决方案1.1方案我用VHDL语言设计了一个十六路彩灯控制器，六种花型循环变化，有异步清零开关，并且可以选择快慢两种节拍。本控制电路采用

3、VHDL语言设计。运用自顶而下的设计思想，按功能逐层分割实现层次化设计。根据多路彩灯控制器的设计原理，将整个控制器分为两个部分，分别为时序控制模块和显示控制模块。时序控制模块实现的功能是产生1/4和1/8的时钟信号。显示控制模块中实现的六种花型分别为："1010101010101010""1100110011001100""1110001110001110""1111000011110000""1111100000111110""1111110000001111"整个电路仅有时序控制和显示控制两个模块。1.2说明我们可以从两方面

4、入手。先写时序控制模块，再写显示控制模块。最后用例化语句。把他们结合在一起。实现元器件的组合。2模块设计及其功能描述2.1模块功能描述时序控制模块的功能是产生输入脉冲的1/4分频脉冲信号和1/8分频脉冲信号，以此控制十六路彩灯的快慢节奏变化。时序模块有3个输入1个输出。CHOOSE是控制彩灯变换快慢的。CHOOSE=1时，输出1/4/分频脉冲信号。CHOOSE=0时，输出1/8分频脉冲信号。CLK_IN是输入的脉冲信号。RESET是置位信号。高电平有效。CLKOUT是输出信号。显示控制模块的功能是使电路产生六种花型并且循环显示，

5、以此实现本次课程设计要求实现的多路彩灯控制器的花型循环显示功能。显示模块有2输入1个输出。CLK是时钟输入信号。RESET是置位信号，高电平有效。Q是输出信号，输出6种彩灯变化。学习资料整理分享word专业整理2.2时序控制模块1.时序控制模块ＶＨＤＬ文本输入和截图：LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEIEEE.STD_LOGIC_UNSIGNED.ALL;ENTITYfenpinISPORT(CHOOSE:INSTD_LOGIC;CLK:INSTD_LOGIC;RESET:INS

6、TD_LOGIC;CLKOUT:OUTSTD_LOGIC);ENDfenpin;ARCHITECTUREBEHAVOFfenpinISSIGNALCLLK:STD_LOGIC;BEGINPROCESS(CLK,RESET,CHOOSE)ISVARIABLECOUNT:STD_LOGIC_VECTOR(2DOWNTO0);BEGINIFRESET='1'THENCLLK<='0';COUNT:="000";ELSIFRISING_EDGE(CLK)THENIFCHOOSE='1'THENIFCOUNT="011"THENCOUNT

7、:="000";CLLK<=NOTCLLK;ELSECOUNT:=COUNT+'1';ENDIF;ELSEIFCOUNT="111"THENCOUNT:="000";CLLK<=NOTCLLK;ELSECOUNT:=COUNT+'1';学习资料整理分享word专业整理ENDIF;ENDIF;ENDIF;ENDPROCESS;CLKOUT<=CLLK;ENDARCHITECTUREBEHAV;2.时序控制模块波形仿真截图：学习资料整理分享word专业整理2.3显示控制模块1.时序控制模块ＶＨＤＬ文本输入和截图：LIBRARYIEE

8、E;USEIEEE.STD_LOGIC_1164.ALL;ENTITYmachineISPORT(CLK:INSTD_LOGIC;RESET:INSTD_LOGIC;Q:OUTSTD_LOGIC_VECTOR(15DOWNTO0));ENDmachine;ARC