广东海洋大学2010—2011学年第一学期《EDA》课程考试设计答卷纸

广东海洋大学2010—2011学年第一学期《EDA》课程考试设计答卷纸

ID:35574366

大小:695.00 KB

页数:11页

时间:2019-03-29

广东海洋大学2010—2011学年第一学期《EDA》课程考试设计答卷纸_第1页
广东海洋大学2010—2011学年第一学期《EDA》课程考试设计答卷纸_第2页
广东海洋大学2010—2011学年第一学期《EDA》课程考试设计答卷纸_第3页
广东海洋大学2010—2011学年第一学期《EDA》课程考试设计答卷纸_第4页
广东海洋大学2010—2011学年第一学期《EDA》课程考试设计答卷纸_第5页
资源描述:

《广东海洋大学2010—2011学年第一学期《EDA》课程考试设计答卷纸》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、GDOU-B-11-302班级:姓名:学号:试题共1页加白纸3张密封线广东海洋大学2010——2011学年第一学期《EDA》课程考试设计答卷纸课程号:1610003-1□考试√A卷□闭卷√考查□B卷√开卷题号一二三四五六七八九十总分阅卷教师各题分数055404055100实得分数注意:1、须在限定的日期、时间之前交卷;2、设计程序、仿真图打印稿附在卷后上交;3、其他答案可以打印在本答卷纸上;4、原理图可以粘贴在本答卷纸上;一、请写出自己设计项目(控制器)名称;答:我的设计项目是:按键游戏机(按键控制)。二、请描述本设

2、计项目(控制器)的功能和性能(5分);答:假设点阵做为基本显示屏,一个发光点表示一个图形,完成按键游戏机的基本功能:下落、左右移动、消行和显示得分情况,当某一列到顶时游戏结束。设计包括2个大的元件,一个是FUNCTIONS,完成存储状态,分频,左右下移动以及计分等功能;另一个是SHOW,主要完成点阵扫描和数码管译码。仿真使用三、画出本设计项目(控制器)的电原理图(5分);第11页共11页一、打印的VHDL设计程序及注释(40分);(附在卷后上交)二、打印的仿真波形(如:Max+PLUSII)(40分);(附在卷后上交

3、)三、列出参考文献(5分);【1】潘松.EDA技术与VHDL.北京:清华大学出版社【2】延明.数字逻辑设计实验与EDA技术.北京:北京邮电大学出版社四、总结自己的设计(5分);答:这是本学期的EDA设计,使用VHDL进行设计。开始两个星期,几乎没有写代码,首先我要搞清自己的设计思路,开始想了几个思路,后来发现不是很好,所以后来都改了,重新编写,重新编译。编译通过了,最后是仿真,所用的时间也不比设计少。因为一个设计的测试验证是非常重要的。有效的测试可以助我们快速的完成或改善设计。所以之后又写了一个Testbenches

4、测试代码来通过Modelsim软件实现可靠的验证。我的代码比较简单,自己觉得很满意,但是仍然有许多需要改进和扩展的地方。这次设计使自己更加了解VHDL了,也学会了QuartusⅡ设计和modelsim仿真。无论做什么实验,都要有个好习惯,例如建立好工程放在指定地方,别总是摆在桌面。有时候好的习惯决定了实验的成败,好习惯也能提高办事效率,事半功倍。所以今后的很多实验都要态度端正,养成良好的习惯。第11页共11页顶层文件KEYGAME:LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;USEI

5、EEE.STD_LOGIC_SIGNED.ALL;ENTITYKEYGAMEISPORT(CLK:INSTD_LOGIC;-----------低频时钟RESET:INSTD_LOGIC;-----------开始复位键LEFT:INSTD_LOGIC;-----------左移RIGHT:INSTD_LOGIC;-----------右移COL:OUTSTD_LOGIC_VECTOR(0TO3);----------列ROW:OUTSTD_LOGIC_VECTOR(0TO3);----------行DISP:OUT

6、STD_LOGIC_VECTOR(6DOWNTO0);--------数码管显示分数CAT:OUTSTD_LOGIC_VECTOR(5DOWNTO0)------数码管选择);ENDKEYGAME;ARCHITECTUREARCHOFKEYGAMEISSIGNALFENSHU:INTEGERRANGE0TO15;SIGNALSTA0,STA1,STA2,STA3:STD_LOGIC_VECTOR(0TO3);COMPONENT-----------元件例化说明FUNCTIONSPORT(CLK:INSTD_LOGIC

7、;RESET:INSTD_LOGIC;LEFT:INSTD_LOGIC;RIGHT:INSTD_LOGIC;SCORES:OUTINTEGERRANGE0TO15;STA0:OUTSTD_LOGIC_VECTOR(0TO3);STA1:OUTSTD_LOGIC_VECTOR(0TO3);STA2:OUTSTD_LOGIC_VECTOR(0TO3);STA3:OUTSTD_LOGIC_VECTOR(0TO3));ENDCOMPONENT;COMPONENT-----------元件例化申明SHOWPORT(CLK:IN

8、STD_LOGIC;------时钟信号STA0:INSTD_LOGIC_VECTOR(0TO3);--第一行状态STA1:INSTD_LOGIC_VECTOR(0TO3);--第二行状态STA2:INSTD_LOGIC_VECTOR(0TO3);--第三行状态STA3:INSTD_LOGIC_VECTOR(0TO3);--第四行状态SCORE

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。