资源描述：
《信息工程数字电路与系统第3次实验报告》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。
1、数字逻辑电路实验第3次实验报告实验题目1位全加器设计实验日期2017.11.15一、实验题目1、完成1位全加器的设计，用逻辑门实现，完成输入输出真值表验证。2、完成1位全加器的设计，用中规模逻辑器件(74138)实现，完成输入输出真值表验证。二、实验原理实验1：用逻辑门实现一位全加器，其中的逻辑门包含与门，异或门，非门。实验2：用中规模逻辑器件(74138)实现，完成输入输出真值表验证三、设计过程实验1：假设A代表被加数，B代表加数，C代表低位向本位的进位，S代表相加得到的和，C0代表相加向更高位的进位。全加器真值表输入输出
2、ABCSC00000000110010100110110010101011100111111由真值表写出S和C0的表达式S=A⨁B⨁CC0=A⨁BC+AB由于没有或门，所以将C0化为C0=(A⨁B)CAB异或门采用84HC68，与非门采用74HC00Multisim仿真如下，开关A代表A，开关B代表B，开关C代表C，LED灯S亮代表S输出为1，灭代表输出0，LED灯C0亮代表C0输出1，灭代表输出0。A=0,B=0,C=0,S=0,C0=0A=1，B=0,C=0,S=1,C0=0A=0,B=1,C=0,S=1,C0=0A=1
3、,B=1,C=0,S=0,C0=1A=0,B=0,C=1,S=1,C0=0A=1,B=0,C=1,S=0,C0=1A=1,B=1,C=0,S=0,C0=1A=1,B=1,C=1,S=1,C0=1面包板实现如下实验二：假设A代表被加数，B代表加数，C代表低位向本位的进位，S代表相加得到的和，C0代表相加向更高位的进位。全加器真值表输入输出ABCSC00000000110010100110110010101011100111111由真值表写出S和C0的表达式S=A⨁B⨁CC0=A⨁BC+AB根据真值表画出卡洛图S的卡洛图ABC0
4、10001011011011010C的卡洛图ABC01000001011111100174138为数据选择器，输出为最小项的非，将表达式化为S=ABCABCABCABCC=ABCABCABCABCMultisim仿真如下：开关A代表A，开关B代表B，开关C代表C，LED灯S亮代表S输出为1，灭代表输出0，LED灯C0亮代表C0输出1，灭代表输出0。A=0,B=0,C=0,S=0,C0=0A=0,B=0,C=1,S=1,C0=0A=0,B=1,C=0,S=1,C0=0A=0,B=1,C=1,S=0,C0=1A=1,B=0,C=
5、0,S=1,C0=0A=1,B=0,C=1,S=0,C0=1A=1,B=1,C=0,S=0,C0=1A=1,B=1,C=1,S=1,C0=1面包板实现电路如下，开关从右往左依次为A，B，C，绿色的二极管为S，红色的二极管为C0四、测试方法及测试结果实验1：面包板的开关从右往左依次是A，B，C，绿色二极管为S，红色二极管为C0，测试结果如下图A=0,B=0,C=0,S=0,C0=0A=0,B=0,C=1,S=1,C0=0A=0,B=1,C=0,S=1,C0=0A=0,B=1,C=1,S=0,C=1A=1,B=0,C=0,S=1
6、,C0=0A=1,B=0,C=1,S=0,C0=1A=1,B=1,C=0,S=0,C0=1A=1,B=1,C=1,S=1,C0=1实验2：A=0,B=0,C=0,S=0,C0=0A=0,B=0,C=1,S=1,C0=0A=0,B=1,C=0,S=1,C0=0A=0,B=1,C=1,S=0,C0=1A=1,B=0,C=0,S=1,C0=0A=1,B=0,C=1,S=0,C0=1A=1,B=1,C=0,S=0,C0=1A=1,B=1,C=1,S=1,C0=1五、实验结论实验1需要用到与非门，异或门，电路实现相对复杂，实验2用到
7、了74138译码器，直接能得到最小项的非，最后通过四输入与非门得到S与C0的输出。经验总结：在连接电路之前需要在Multisim上做好仿真，在仿真结果正确后，连接电路的正确率要高一些，在根据Multisim电路图实际连接时，要有条理地，根据每一个门的输入，输出，依此连接，同时，联通的导线尽量用同一种颜色，方便后期检查。六、参考资料《数字电路与系统》作者：李文渊
