半导体器件工艺课程设计--SRAM读写特性设计

《半导体器件工艺课程设计--SRAM读写特性设计》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、2016年半导体器件与工艺课程设计设计报告项目名称SRAM读写特性设计参与者姜云飞黄思贤牛永文所在学院电子科学与应用物理学院专业年级电子科学与技术13-1班指导教师宣晓峰报告人牛永文时间2016.613一、课程设计的内容与题目要求1、内容设计一个SRAM与非门，分析其读写特性。SRAM结构2、题目要求1）MDRAW工具分别设计一个栅长为0.18的NMOS，在MDRAW下对器件必要的位置进行网格加密；2）先通过dessis模拟确定NMOS的转移特性，确定器件结构、掺杂及阈值电压等无错误。3）再根据设计目标，确定SR

2、AM的网表，其负载电容取3e-13F（模拟在位线负载电容等）；4）编制dessis模拟程序，在模拟程序中设定SRAM中各组件的连接，分析此器件的读写特性；5）应用INSPECT工具对比输入信号、输出信号和电流信号，查看其性能；6）调节电路设计以及NMOS的结构（栅宽、栅氧厚度、掺杂等），优化其读写速度。二、课程设计的工艺流程131、器件构建运用MDRAW工具设计一个栅长为0.18的NMOS管(如图1.1)图1.12、器件掺杂运用MDRAW对设计好的NMOS进行掺杂（如图1.2和图.3）13图1.2图1.31、网络

3、生成掺杂完成后，点击Mesh—BuildMesh，构建网络（如图1.4）13图1.4一、课程设计的仿真结果1、dessis模拟NMOS管的特性1）dessis程序的编写File{Grid=”Nmos2_mdr.grd”Doping=”Nmos2_mdr.dat”Plot=”nmos_des.dat”Current=”nmos_des.plt”Output=”nmos_des.log”}Electrode{{Name=”source”Voltage=0.0}{Name=”drain”Voltage=0.1}{Nam

4、e=”gate”Voltage=0.0Barrier=-0.55}{Name=”s”Voltage=0.0}}Plot{eDensityhDensityeCurrenthCurrentPotentialSpaceChargeElectricField13eMobilityhMobilityeVelocityhVelocityDopingDonorConcebtrationAcceptorConcentration}Physics{Mobility(DopingDepHighFieldSatEnormal)Effe

5、ctivelntrinsicDensity(BandGapNarrowing(OldSlotboom))}Math{ExtrapolateRelErrControl}Solve{PoissonCoupled{PoissonElectron}Quasistatioonary(Maxstep=0.05Goal{name=”gate”voltage=2.0}){Coupled{PoissonElectron}}}1）Inspect得出器件转移特性曲线INSPECT得出NMOS器件的转移特性曲线（如图1.4），并提取出开

6、启电压Vt图1.41、dessis模拟SRAM的特性131）SRAM的dessis程序编写SRAM的dessis读特性程序：DeviceNMOS{Electrode{{Name=”source”Voltage=0.0Area=5}{Name=”drain”Voltage=0.0Area=5}{Name=”gate”Voltage=0.0Area=5Barrier=-0.55}{Name=”s”Voltage=0.0Area=5}}File{Grid=”Nmos2_mdr.grd”Doping=”Nmos2_mdr

7、.dat”Plot=”nmos_des.dat”Current=”nmos_des.plt”}Physics{Mobility(DopingDepHighFieldSaturationEnormal)EffectivelntrinsicDensity(BandGapNarrowing(OldSlotboom))}}System{Vsource_psetV0(n2n6){pwl=(0.0e+000.0)}1.0e-110.01.5e-112.510.0e-112.510.5e-110.020.0e-110.0)}N

8、MOSnmos{“source”=n1“drain”=n3“gate”=n2“s”=n6}NMOSnmos1{“source”=n6“drain”=n3“gate”=n5“s”=n6}NMOSnmos2{“source”=n6“drain”=n5“gate”=n3“s”=n6}NMOSnmos3{“source”=n7“drain”=n5“gate”=n2“s”=n6}C