液晶显示屏lcd显示接口设计课程设计[1]

《液晶显示屏lcd显示接口设计课程设计[1]》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、word文档整理分享江西理工大学应用科学学院SOPC/EDA综合课程设计报告设计题目：液晶显示屏LCD显示接口设计设计者：刘文志学号：14班级：测控071指导老师：王忠锋完成时间：2010年1月23日设计报告综合测试总评格式（10）内容(40)图表（10）答辩（20）平时（20）参考资料word文档整理分享目录目录1第1章预习知识21.1液晶显示屏原理21.2课程设计题目：液晶显示屏LCD显示接口设计21.3、设计要求3第2章设计内容提要及说明42.1元件原理图4第3章系统硬件设计10第4章设计过程13第5章

2、实习总结22参考文献23致谢24参考资料word文档整理分享第1章预习知识1.1液晶显示屏原理1.1.1液晶显示屏的LCD的使用原理和设置；1.1.2液晶显示模块设计方法。1.1.3查询有关课程设计汉字的国标码1.1.4有关FPGA的知识1.1.5端口的设计方法1.1.6熟悉GW48系列SOPC/EDA实验开发系统及现代DSP实验开发系统的使用方法。1.2课程设计题目：液晶显示屏LCD显示接口设计1.2.1课程设计目的及基本要求液晶显示屏已广泛应用于人们的日常生活中，在各种领域中起到越来越重要的位置。因此，掌

3、握和控制液晶显示屏是非常重要的技能。进行课程设计是加强实践，提高动手能力的重要环节，通过课程设计，同时在软件编程，排错调试，相关仪器设备的使用技术等方面得到全面的提高。掌握液晶显示屏实现的相关方法，为将来的实际工作打下一定的基础。本课程设计是以SED1520控制器为基础，基本要求是：1、掌握SED1520控制器基本结构2、掌握液晶显示屏的工作原理及使用方法3、掌握用VHDL语言编写程序4、掌握QuartusII的使用方法5、掌握GW48系列SOPC/EDA实验开发系统：a：闲置不用GW48系统时，必须关闭电源

4、，拔下电源插头！！！b：在实验中，当选中某种模式后，要按一下右侧的复位键，以使系统进入该结构模式工作。c：换目标芯片时要特别注意，不要插反或插错，也不要带电插拔，确信插对后才能开电源。其它接口都可带电插拔。请特别注意，尽可能不要随意插拔适配板，及实验系统上的其他芯片。d：并行口工作模式设置在“EPP”模式！e:跳线座“SPS”默认向下短路（PIO48）；右侧开关默认拨向“TOMCU”。参考资料word文档整理分享f:对于GW48-PK2系统，左下角拨码开关除第4档“DS8使能”向下拨（8数码管显示）外，其余皆

5、默认向上1.3、设计要求使用FPGA设计一个液晶显示屏LCD显示的控制器，使其能够显示文字、数字或图形（根据需要选择LCD屏），至少需要显示“江西理工大学应用科学学院课程设计”字样，另外需要显示班级姓名和日期。其它功能可自行增加！（型号GW48-PK2）参考资料word文档整理分享第2章设计内容提要及说明2.1元件原理图图1下载/编程接口电路图图2液晶显示屏参考资料word文档整理分享2.1.1模块引脚说明表1模块引脚逻辑工作电压（VDD）：3.3~5.5V电源地（GND）：0V工作温度（Ta）：0~+50℃

6、（常温）/-20~70℃（宽温）参考资料word文档整理分享2.1.2接口时序模块有并行和串行两种连接方法（时序如下）：a)8位并行连接时序图图3MPU写资料到模块图4MPU从模块读出资料a)串行连接时序图图5串行时序图参考资料word文档整理分享表2时钟周期表串行数据传送共分三个字节完成：第一字节：串口控制——格式11111ABCA为数据传送方向控制：H表示数据从LCD到MCU，L表示数据从MCU到LCD。B为数据类型选择：H表示数据室显示数据，L表示数据室控制指令C固定为0第二字节：（并行）8位数据的高4

7、位——格式DDDD0000第三字节：（并行）8位数据的低4位——格式DDDD0000串行接口时序参数：（测试条件：T=25℃VDD=4.5V）参考资料word文档整理分享2.1.3用户指令集指令表1：（RE=0：基本指令集）表3基本指令表参考资料word文档整理分享指令表2：（RE=1：扩充指令集）表4扩充指令表2.1.4FPGA与LCD连接方式FPGA与LCD连接方式：（仅PK2型含此）。由实验电路结构图COM可知，默认情况下，FPGA是通过89C51单片机控制LCD液晶显示的，但若FPGA中有Nios嵌入

8、式系统，则能使FPGA直接控制LCD显示。方法是拔去此单片机（在右下侧），用连线将座JP22/JP21（LCD显示器引脚信号）各信号分别与座JP19/JP20（FPGA引脚信号）相连接即可。参考资料word文档整理分享图6实验电路结构图COM参考资料word文档整理分享第3章系统硬件设计本方案采用的FPGA为Alter公司的ACEX1K30芯片，它可提供系统的时钟及读写控制，ACEX系列的FPGA由