[汇总]quartusii实验学习指导书

《[汇总]quartusii实验学习指导书》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、第一部分QuartusII的操作1第1章QuartusII简介11.1QuartusII软件11.2QuartusII软件的设计流程11.3QuartusII软件的用户界面3第2章QuartusII2.1的安装62」安装软件62.2安装license6第3章QuartusII2.1fl勺使用83」图形用户界面83.2设计模式83.3设计步骤83.3原理图设计■编译93.4创建向量波形文件16笫4章设计结果下载214.1安装下载电缆驱动程序214.2器件的选择与引脚的锁定与下载284.3实验箱的设置与I/O引脚31第二部分课程实验46实验1QuartusII的使用46实验2运算器

2、纟R成实验47实验3半导体存储器原理实验49实验4简单数据通路的组成与故障分析实验51第三部分课程设计53附录58第一部分QuartusII的操作第1章QuartusII简介1.1QuartusII软件QuartusII软件是Altera公司的综合开发工具，它集成了Altera的FPGA/CPLD（复朵可编程逻辑器件ComplexProgrammableLogicDevice,CPLD/现场可编程器件FieldProgrammableGateArray,FPGA）开发流程中所涉及的所冇工具和笫三方接口。通过使川此综合开发工具，设计者可以创建、组织和管理自己的设计。Quartus

3、II为电路设计者提供了完整的多平台设计环境，它可以满足众多特定设计的盂要。QuartusII拥有CPLD/FPGA各个开发阶段对应的开发工具，设计者通过它的集成开发环境可一次性完成整体应用的开发。1.2QuartusII软件的设计流程QuartusII软件为设计流程的每个阶段提供QuartusII图形用户界面、EDA工具界面以及命令行界面。用户可以在整个流程屮只使用这些界而屮的一个，也可以在设计流程的不同阶段使用不同界面。下图1-1所示是利用QuartusII完成应用开发的流程。图1-1设计流程1.设计输入设计输入是CPLD/FPGA开发阶段的第一步•它完成了器件的硬件描述。Q

4、uartusII提供了以下多种设计输入的工具。•文本编辑器利用该工具完成硬件描述语言程序文件的编写、修改与保存。•块与符号编辑器该工具用于杳看和编辑代表宏功能、宏功能模块、基木单元或设计文件的预定义符号。•MegaWizard插件管理器QuartusII提供了许多Altera公司的宏功能模块，可以在设计文件H山门和触发器等基本单元一起使用。利用MegaWizard插件管理器可将这些功能强人的宏功能模块插入到设计屮。•约束编辑器利用该工具可为设计指定初始约束条件，例如引脚分配、器件选项、逻辑选项和时序等约束条件。•布局图编辑器利用该工具可以杳看上一次编译期间执行的资源分配和布线结

5、果（该结果是只读的，不可通过编辑器更改）。绝大多数的设计者往往只会使用到前3种设计输入工具，约束编辑器只在特定坏境卜（如需耍对器件编译或编程进行必要条件约束时）才会川到，而布局图编辑器是提供接近物理器件内部布线编程的工具，很少会被设计者使用。1.综合QuartusII提供了如下综合工具：•分析和综合器该工具调用了QuartusII的内置综合器，它支持最新版本的Verilog和VHDL,并最终生成EDIF网表文件（.cdf）或VQM文件（.vqm）。•辅助工具QuartusII在设计综合期间提供了辅助工具，用于检查设计的可靠性。•RTL查看器利用该工具可查看硕件描述最终的综合结果

6、，并给出形彖的电路元器件图表。2.布局连线布局连线是将设计综合示的网表文件映射到实体器件的过程。该过程包括：将设计工程的逻辑和吋序要求•器件的可用资源相匹配；将每个逻辑功能分配给最好的逻辑单元位置，进行布线和时序分析；选择相应的互连路径和引脚分配。QuartusII提供了以下丰富的布局连线工具。•Fitter匸具如果设计者利用约束编辑器指定了编译约束条件，那么FitterJ2具试图将设计约束与器件上的资源相匹配，并努力满足约束条件，然后试图优化设计屮的冀余逻辑。如果设计者未指定任何约束条件，那么FitterI具将自动优化设计。•约束编辑器利用该工具可为设计指定初始约束条件，例如

7、引脚分配、器件选项、逻辑选项和时序等约束条件。•布局图编辑器利用该工具可以杏看上一次编译期间执行的资源分配和布线结果（该结果是只读的，不可通过编辑器进行更改）。•芯片编辑器利用该工具可以显示芯片内部完整的布线信息，显示每个器件资源之间的所有可能和使用的布线路径。•增量布局连线工具如果设计者所做的更改仅影响少数节点，可利用该工具避免运行全编译。QuartusII的增最布局连线工具将尽最保留以前编译的布局连线结果，以较快的速度完成新的编译。在布局连线过程中，设计者还会遇到“整体设计工程更改管理”