数字电路第六章时序逻辑电路练习题cao

《数字电路第六章时序逻辑电路练习题cao》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、一、填空题：1•构造一个模6计数器需要个状态，个触发器。构成一个1位十进制同步加法计数器至少需要（）个JK触发器，一个1位5进制同步加法计数器至少需要（）个JK触发器。2•若要构成七进制计数器，最少用个触发器，它有个无效状态。3.构成一异步2〃进制加法计数器需要亠个触发器，一般将每个触发器接成计数或『型触发器。计数脉冲输入端相连,高位触发器的CP端与邻低位0端相连。4.一个4位移位寄存器，经过—个时钟脉冲CP后，4位串行输入数码全部存入寄存器;再经过—个时钟脉冲CP后可串行输出4位数码。5.要组成模15计数器，至少需要采用4个触发器。6.按计数器中各触发器翻

2、转时间可分为同步计数器，异步计数器。置数，保持和计7.74LS161是旦（a.同步b.异步）二进制计数器。它具有清除，数等四种功能。8.74LS290是b（a.同步b・异步）非二进制计数器。9.在计数过程中，利用反馈提供置数信号，使计数器将指定数置入，并由此状态继续计数,可构成N进制计数器，该方法有同步置数和异步詈数两种。10.将模为M和N的两片计数器a_（a.串接b.并接），可扩展成M*N进制的计数器。二、选择题:1、一个计数器的状态变化为：000001010011100000,则该计数器是（2）进制（3）法计数器。（1）4（2）5（3）加（4）减2、用n

3、个触发器构成计数器，可得到的最大计数长度为（A）A.2nB.2nC.n2D.n3、一块7490十进制计数器中，它含有的触发器个数是（A）A.4B.2C.1D.64、一位8421BCD码计数器至少需要（B）个触发器。A.3B.4C.5D.105、利用中规模集成计数器构成任意进制计数器的方法有（ABC）A・复位法B.预置数法C.级联复位法三.判断题（1）异步时序电路的各级触发器类型不同。（X）（2）把一个5进制计数器与一个10进制计数器串联可得到15进制计数器。（X）（3）具有N个独立的状态，计满N个计数脉冲后，状态能进入循环的时序电路，称之模N计数器。（V）（

4、4）计数器的模是指构成计数器的触发器的个数。（X）1、二进制加法计数器从0计数到十进制24时，需要5个触发器构成，有7个无效状态。（V）2、构成一个7进制计数器需要三个触发器。（V）3、当时序电路存在无效循环时该电路不能自启动。（V）4、构成一个7进制计数器需要三个触发器。（V）5、当时序电路存在无效循环时该电路不能自启动。（V）6、同步时序电路具有统一的时钟CP控制。（V）7、有8个触发器数目的二进制计数器，它具有256个计数状态。（V）8、・N进制计数器可以实现N分频；（J）9、寄存器是组合逻辑器件。（X）10、寄存器要存放n位二进制数码时，需要2〃个触

5、发器。（X）11、3位二进制计数器可以构成模值为2?+1的计数器。（X）12、十进制计数器最高位输出的周期是输入CP脉冲周期的10倍。13、寄存器是组合逻辑器件。14、寄存器要存放n位二进制数码时，需要2“个触发器。（X）15、3位二进制计数器可以构成模值为，+1的计数器。（X）16、十进制计数器最高位输出的周期是输入CP脉冲周期的10倍。4、采用进位输出置最小数法，将集成计数器74LS161构成9进制计数器，画出接线图（见下左图）。CTTQ()QiQ?Q?CTPCO74LS161CICRLDDoD]D2D3Q>5•分析如图所示计数器电路，说明为几进制计数器

6、。图7.3.20"LT