资源描述：
《上海交大物理实验报告》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。
1、实验报告姓名：陈旒俐班级：F0903028学号：5090309471实验成绩：同组姓名：无实验日期：2010-5-10指导老师：助教60批阅日期：直流电桥与电阻测量【实验目的】1．掌握惠斯登电桥测电阻的原理和方法。2．掌握四端法测电阻的原理和方法。【实验原理】1、惠斯登电桥的工作原理如图所示,R1,R2,R和Rx称为“桥臂”。适当调节,和的值，使电压表的显示电压为零。称为“电桥平衡”。电桥平衡时，可通过AB和AD，BC和DC两端电压相等，AB和BC，AD和DC两端电流相等，得到：2、四端法的工作原理如图所示，电流I已知，测待测电阻两端的电压，就得到待测
2、电阻的阻值大小： 四端法中，电流引线在电压引线之外，数字电压表的输入阻抗很高，因此电流和电压引线的接触电阻和引线电阻都可以忽略不计。3、电阻率的测量电阻率其中l为电阻长度，d为电阻的直径。6【实验数据记录、实验结果计算】1、利用惠斯登电桥测量待测电阻表一惠斯登电桥测量电阻数据样品R1(Ω)R2(Ω)R1/R2R(Ω)Rx(Ω)RA10,0001,0001013,284.0132,840RB10010,0001/10089,690.0896.900RC10010,0001/1004,359.643.596RA:电阻箱的误差为10,000×0.1%+3,
3、000×0.1%+200×0.1%+80×0.1%+4×1%+0.02=13.34Ω精密电阻的相对误差0.001urA=UrR12+UrR22+UrR2=0.0012+0.0012+(13.3413284.0）2=0.17%uA=0.17%×132840=226Ω∴RA=132840±226ΩurA=0.17%RB:电阻箱的误差为80,000×0.1%+9,000×0.1%+600×0.1%+90×0.1%+0.02=89.71Ω精密电阻的相对误差0.001urB=UrR12+UrR22+UrR2=0.0012+0.0012+(89.7189690.0
4、）2=0.17%uB=0.17%×896.900=1.52Ω∴RB=896.90±1.52ΩurA=0.17%RC:电阻箱的误差为4,000×0.1%+300×0.1%+50×0.1%+9×1%+0.6×5%+0.02=4.49Ω精密电阻的相对误差0.001urC=UrR12+UrR22+UrR2=0.0012+0.0012+(4.494359.6）2=0.17%uB=0.17%×43.596=0.07Ω∴RB=43.60±0.07ΩurA=0.17%2、利用四端法测量低值电阻6表二四端法测量电阻数据编号I(mA)S-1U(mV)S-2U(mV)S-3
5、U(mV)16.170.270.130.61212.090.530.241.21319.110.830.391.90425.101.090.522.50530.231.330.623.01636.951.620.763.69742.901.880.874.28849.052.161.014.89954.812.401.125.471060.422.661.236.021167.012.951.376.691272.573.191.497.241378.753.461.527.851485.553.761.758.541591.254.021.869.1
6、1根据上述表格数据，得到图像如下：图一S-1的伏安特性曲线及线性拟合拟合直线U=0.0439*I电阻RS-1=0.0439Ω6图二S-2的伏安特性曲线及线性拟合拟合直线U=0.0202*I电阻RS-2=0.0202Ω图三S-3的伏安特性曲线及线性拟合拟合直线U=0.0998*I电阻RS-3=0.0998Ω63、求出各待测电阻材料的电阻率由2中所测得结果及公式ρ=πd24lR,我们得到下表样品R(Ω)d(mm)l(mm)ρ(*10-7Ωm)S-10.04390.50614.206.22S-20.02020.51014.202.91S-30.09980.4
7、5214.2011.3【对实验结果中的现象或问题进行分析、讨论】在本试验中，可能存在的误差主要有如下几方面：1、在惠斯登电桥法中，由于需要令电桥的输出电压为0，然而当调节电阻箱阻值较小的电阻盘时，输出电压的改变量微乎其微甚至无法在万用表上看出读数的变化。这个偏差在误差计算中，个位相对误差为1%，0.1位为5%，虽有修正，但不可能完全弥补。2、在四端法测量中，万用表的示数会波动，使读数不够准确，我采用了取中间大小示数的方法。3、在两种方法的电路连接中，一个不能忽略的误差来源就是导线所带来的电阻。特别是用四端法测量时，由于待测电阻阻值较小，导线的电阻将会较
8、大地影响结果。为了减小这里的误差，我们采取了优化电路图的做法，通过尽量减小电路中所用到的导线总
