频率综合器中关键模块的设计

《频率综合器中关键模块的设计》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、学校代邸心２＾＾ｆＷ＊学号３０８０４把＂！１Ｈ＇’－也；巧南销讀鞭？東取夫嗦％工程硕±学位论文频率综合器中关键模块的设计：基础研究）（学位论文形式研究生姓名：费亚导师姐名：黄风义教授姜楠高工申请学位类别工捏硕±学位授予单位东南大学工程领域名称电子与通信工程论文答辩日期２０１６年３月４日研究方向电巧与系统学位授予日期２０年月日答辩委员会主席朱恩教巧评阅人陈室巧巧巧巧东铭富工２０１６年３月６日ＤｅｓｉｎｏｆＫｅＭｏｄｕｌｅｓｉｎＦｒｅｕｅｎｃｇｙｑｙＳｎｔｈｅｓｉｚ

2、ｅｒｙＡＴｈｅｓｉｓＳｕｂｍｉｔｔｅｄｔｏＳｏｕｔｈｅａｓｔＵｎｉｖｅｒｓｉｔｙＦｏｒｔｈｅＡｃａｄｅｍｉｃＤｅｒｅｅｏｆＭａｓｔｅｒｏｆＥｎｉｎｅｅｒｉｎｇｇｇＢＹＦＥＩＹａＳｕｅｒｖｉｓｅｄｂｐｙＰｒｏｆｅ化ｏｒＨＵＡＮＧＦｅｎｇｙｉＳｃｈｏｏｌｏｆＩｎｆｏｒｍａｔｉｏｎＳｃｉｅｎｃｅａｎｄＥｎｉｎｅｅｒｉｎｇｇＳｏｕｔｈｅａｓｔＵｎｉｖｅｒｓｉｔｙＭａｒｃｈ２０１６东南大学学位论文独创性声明本人声明所呈交的学位论文是我个人在导师指导下进行的研巧工作及取得的研究成果。尽我所

3、知，除了文中特别加Ｗ标注和致谢的地方外，论文中不包含其他人已经发表或撰写过的研究成果，也不包含为获得东南大学或其它教育机构的学位或证书而使用过的材料一。与我同工作的同志对本研巧所做的任何贡献均已在论文中作了明确的说明并表示了谢意。）：巷也曰期ｈＭｂ研巧生签名：东南大学学位论文使用授奴声明东南大学、中国科学技术信息研究所、国家图书馆有权保留本人所送交学位论文的复印件和电子文巧，可＾＾＞１采用影印、缩印或其他复制手段保存论文。本人电子文档的内容和纸质论文的内容相一致。除在保密期内的保密论文外，允许论文被查阅和借阅，可Ｗ公布（包括Ｗ

4、电子信息形式刊登）论文的全部内容或中、英文摘要等部分内容。论文的公布（包括电子信息形式刊登）授权东南大学研巧生院办理。研巧生签名：１ＩＬ导师《名沒口曰期：磁等七＾摘要频率综合器用来提供稳定的本振频率，在收发机系统中至关重要。本文将对频率综合器中的关键模块：鉴频鉴相器、电荷累和可编程分频器进行分析和设计。本文首先介绍了频率综合器的理论基础，、发展现状和动态Ｗ及实现方式，其次确定系统结构为电荷泉型锁相环整数分频频率综合器最后分别对几个关键模块进行理论分析、设计和仿真。本文设计的鉴频鉴相器采用边沿触发式结构，通过选择ＴＳＰＣ结

5、构Ｄ触发器，优化口电路，设计延时单元，，，使得鉴频鉴相器具有低功耗结构简单并且可Ｗ在鉴相精度无死区的情况下保持宽一的鉴相范围。本文设计的电荷累通过采用误差运算放大器结构、选择ＭＯＳ开关的位置和使用个电流源提供充放电电流减小了电流失配，通过合理选择工作电流减小了电荷泉产生的相位噪声的影响。本文设计的整数可编程分频器采用脉冲吞咽式结构，１６／１７双模分频器中同步４／５分频器中的Ｄ触发器采用ＣＭＬ结构，异步４分频器中的Ｄ触发器采用ＴＳＰＣ结构，使得双模分频器满足了髙频低功耗的要求６／１７双模分频。１器的带宽拓展的优化设计使得可编程分频器的最高工作频

6、率为８．８ＧＨｚ左右。本文设计基于ＴＳＭＣＯ．ＢｕｍＣＭＯＳ王芝，完成流片，给出各个模块的测试方案。后仿真结果－：，（．９９７１，９９表明在１．２Ｖ电源电压下鉴频鉴相器无死区，整相范菌为１１．７Ｃ）；电荷累的工作电流，１，，在１００到７０〇ｎＡ之间可调节，输出电压在（０．２Ｖ．ＩＶ）范围内电流失配为０．０４７％相位裕度°￣大于６０编程分频器能够在最高工作频率８，．８ＧＨｚ时实现正确的分频在参考频率２Ｍ２０ＭＨｚ，；可２５６＂＾３％的分频比实现。：整数分频频率综合器，锁相环，鉴频鉴相器，电荷系，双关键词，可编程分频器模分频器Ｉ

7、ＡｂｄｕｃｔＡｂｓｔｒａｃｔＦｒｅｑｕｅｎｃｙｓｎｔｈｅｓｉｚｅｒｉｓｔｈｅｋｅｍｏｄｕｌｅｉｎｔｒａｉＫｃｅｉｖｅｒｓｓｔｅｍ，ｕ巧ｄ化ｒｏｖｉｄｅＳｔａｂｌｅｌｏｃａｌｏｓｃｉｌｌａｔｉｏｎｙｙｙｐｓｉｎａｌｓ．ＩｎｔｈｉｓｐａｐｅｒａｈａｓｅａｎｄｆｒｅｕｅｎｃｙｄｅｔｅｃｔｏｒＰＦＤ，ｈａｒｅｕｍＣＰａｎｄａｒｏｒａｍｍａｂｌｅｇ，ｐｑ（）ａｃｇｐｐ（）ｐｇ出ｖ－化ｉｄｅｒｗｈｉｃｈａｒｅｋｅｍｏｄｕｌｅｓｉｎｈａ化ｌｏｃｋｅｄｌｏｏ（ＰＬＬ）ｆｒｅｕｅｎｃｙｓｙｎｅｓ