基于fpga的多路温度开关检测系统的设计

《基于fpga的多路温度开关检测系统的设计》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、湖南工业大学学位论文原创性声明本人郑重声明：所呈交的学位论文，是本人在导师的指导下，独立进行宄工作所取得的成果。除文中已经注明引用的内容外，本论文不含任何其他个人或集体已经发表或撰写过的作品成果。对本文的研宄做出重要贡献的个人和集体，均己在文中以明确方式标明。本人完全意识到本声明的法律结果由本人承担。作者签名：》>力曰期•年6月<日湖南工业大学论文版权使用授权书本人了解湖南工业大学有关保留、使用学位论文的规定，即：学校有权保留学位论文，允许学位论文被查阅和借阅；学校可以公布学位论文的全部或部分内容，可以釆用复印、缩印或其他手段保存学位论文；学校可根据国家或湖南省有

2、关部门规定送交学位论文。作者签名：妁砍导师签名;威个邱日期:M年4月日摘要近年来，家电产品普及，越来越多的家电产品进入了各个家庭。大多数家电产品中有个不可或缺的零件就是起热保护作用的温度开关。温度开关的质量直接影响着家电产品的性能，温度开关质量不过关，将影响家电产品正常工作，甚至有可能造成重大的经济损失。传统检测温度开关质量的方法效率低，已经严重制约了温度开关产业的发展，这就要求我们探寻新的检测方法。本文首先研究了温度开关的结构、工作原理以及影响温度开关质量的关键因素，分析了已有的检测技术，确定了要检测的参数。同时介绍了燃弧时间理论以及FPGA相关技术，在这些基础

3、上给出了系统的整体设计方案，并对嵌入式系统进行了功能模块划分。在FPGA内部使用Verilog语言设计了多路燃弧信号采集模块、多路选择器模块以及温度采集模块。采用SOPC技术在FPGA内部构建了一个NiosII处理器模块替代传统外置微处理器实现对FPGA内部大部分功能模块的控制，同时负责与上位机进行通信，接收并解析上位机发来的指令，并做出相应的应答。软件部分主要采用C语言对NiosII进行开发。最后对系统进行仿真与测试，验证了基于FPGA的多路温度开关检测系统设计的可行性。同时实验结果表明，系统能够同时检测多路温度开关，测量精度达到0.01ms。该设计提高了温度开

4、关的检测效率，同时该系统也容易进行升级。关键词：温度开关，FPGA，嵌入式系统，燃弧时间，NiosII处理器IABSTRACTInrecentyears,theelectricalapplianceisbecomingpopularity,andwidelyusedinourdailylife.TemperatureswitchisoneoftheindispensablepartsinElectricalappliances,whichactasthethermalprotectorforelectricalappliances.Theelectricalapp

5、liance’sperformanceisdirectlyinfluencedbythequalityoftheswitch,poortemperatureswitchmayaffectthenormalworkofelectricalappliances,orevenleadtosignificanteconomiclosses.Traditionalmethodtodetectthequalityoftemperatureswitchisinefficiency,whichseriouslyrestrictedthetemperatureswitchindus

6、trydevelopment.Thisrequiresthatwefindanewdetectionmethod.Thispaperhasstudiedthetemperatureswitch’sstructure,workingprincipleandthekeyfactorswhichaffectingthequalityoftemperatureswitch,analyzedtheexistingdetectiontechnology,anddeterminedtestparameters.Inaddition,thetheoryofarctimeandth

7、eFPGAtechnologyisintroducedinpaper,onthebasis,theoveralldesignschemeforthesystemisgiven,andthefunctionmoduleforembeddedsystemisdivided.UsingVeriloglanguagedesignedmuti-channelarcsignalsacquisitionmodule,multi-channelselectormodule,temperatureacquisitionmodulewithintheFPGA.ANiosIIproce

8、ssorw