资源描述：
《低功耗iepe传感器数据采集》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。
1、低功耗IEPE传感器数据采集系统的设计与实现童一飞，王红亮(中北大学电子测试技术国家重点实验室，太原030051)摘要：针对IEPE传感器数据采集系统中传感器输出的信号动态范围大、幅值较高，不宜进行直接采集的问题，并且为提高数据采集的精度，降低功耗，设计了IEPE传感器数据采集系统。设计采用了低功耗可程控前端信号调理电路，高精度模数转换电路及微功耗电源电路，大大提高了数据采集系统的精度，降低了其电路的功率损耗。整个数据采集系统以FPGA为主控芯片，操作方便，工作稳定，经实验验证和分析，能广泛应用于相关工程领域。关键字：IEPE传感器；FPGA；
2、数据采集系统；低功耗；高精度；中图分类号：TM93；TN95文献标识码：ADesignandimplementationoflow-powerIEPEsensordataacquisitionsystemTongYifei,WangHongliang(ScienceandTechnologyonElectronicTest&MeasurementLaboratory,Laboratory,NorthUniversityofChina,TaiyuanChina,Taiyuan030051,Shanxi,Shanxi,China)Abstract:
3、AccordingtoAimingattheoutputsignaloftheIEPEsensordataacquisitionsystemsensorhaslargedynamicrangeandhighamplitude.Itisnotsuitablefordirectcollection.Inordertoimprovetheaccuracyofdataacquisitionandreducepowerdissipation,aanIEPEsensordataacquisitionsystemisdesignedinthispaper.T
4、hedesignadoptsafront-endsignalconditioningcircuitwithlowpowerandprogram-controlledfunction,function,ahighprecisionanalogdigitalconversioncircuitandamicro-powersupplycircuit,whichgreatlyimproveimprovestheprecisionofthedataacquisitionsystemandreducethepowerlossofthecircuit.The
5、wholedataacquisitionsystemtakesFPGAasthemaincontrolchip,whichiseasytooperateandsteadytowork,usesFPGAasthemaincontrolchip.TheexperimentalverificationandanalysisshowthatItitcanbewidelyappliedinrelatedengineeringfieldsthroughexperimentalverificationandanalysis.Keywords:IEPEsens
6、or,FPGA,dataacquisitionsystem,lowpowerconsumption,highprecision;0引言近年来，IEPE（集成电路式压电传感器）传感器由于其具有结构简单、动态范围宽、灵敏度高、工作可靠等一系列优点，被广泛应用到航天航空、工业监测、桥梁建筑等领域的振动冲击测量上[1-3]。但是因IEPE传感器内部的电荷放大部分，使得其输出信号动态范围大、幅值较高，不适宜直接采集，所以为提高信号采集的精度，本文设计了参数可程控的前端信号调理电路和高精度模数转换电路。在手持式设备、便携医疗仪器以及野外测试仪器等领域中存在
7、长时间使用蓄电池提供电源的情况，如何设计具有低功耗和高精度性能的数据采集系统是不可忽视的核心问题[4-6]。目前市场上针对这种数据采集系统主要以单片机为主控芯片，但是已经不能满足系统对于数据处理速度的实时性、连续性要求越来越高的需求,同时也无法兼顾对于功耗和精度两个重要技术指标的要求[7-10]。本文设计了一种低功耗高精度数据采集系统，同时满足了对于功耗和精度的技术指标的要求，并且使用FPGA为主控芯片，具有更多的IO口方便连接外设，而且可靠性更高，区别于传统使用单片机为主控芯片的数据采集系统具备处理复杂情况的能力。1方案设计本系统设计包括三个
8、部分：前端信号调理电路，模数转换电路，以及电源电路。整体设计框图如图1所示。图1系统总体框图Fig.1Systemblockdiagram本设计采用低
