数字阵列雷达tr组件通道测试方法与实现研究

数字阵列雷达tr组件通道测试方法与实现研究

ID:35106877

大小:7.45 MB

页数:79页

时间:2019-03-18

数字阵列雷达tr组件通道测试方法与实现研究_第1页
数字阵列雷达tr组件通道测试方法与实现研究_第2页
数字阵列雷达tr组件通道测试方法与实现研究_第3页
数字阵列雷达tr组件通道测试方法与实现研究_第4页
数字阵列雷达tr组件通道测试方法与实现研究_第5页
资源描述:

《数字阵列雷达tr组件通道测试方法与实现研究》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、?=运:章哀产--.-.--.,二-...二.;-.^;:二--二...—...__.-_—=-.7—.—--r__4i种成A香UNIVERSITYOF巨LECTRONICSCIENCEAMOTECHNOLOGYOFCHINA硕±学位论文MASTERTHESIS..心.*':K參WvV..\、/;\ly二X古r田-?■论文题目数字降列雷达T/R组件通道测试方法,巧实现妍寃学科专业信号与信息处现学号201321020326

2、作者姓名—….亟替指导教师韩春林教授麵独创性声明?本人声明所呈交的学位论文是本人在导师指导下进行的研究工作及取得的研究成果。据我所知,除了文中特别加标注和致谢的地方夕h,论文中不包含其他人已经发表或撰写过的研究成果,也不包含为获得电子科技大学或其它教育机构的学位或证书而使用过的材料。与我一同工作的同志对本拆究所做的任何贡献均已在论文中作了明确的说明并表示谢意。:如日期:心年^月从日作者签名I论文使用授权本学位论文作者完全了解电子科技大学有关保留、使用学位论文的规定,有权保留

3、并向国家有关部口或机构送交论文的复印件和磁盘,。电可的全允许论文被查阅和借阅本人授权子科技大W将学位论文学,可A部或部分内容编入有关数据库进行检索y采用影印、缩印或扫描等、汇。复制手段保存编学位论文(保密的学位论文在解密后应遵)守此规定^y"者签曼名:导签名:作本师^>/:八日(¥年月日期分类号密级注1UDC学位论文数字列阵雷达T/R组件通道测试方法与实现研究(题名和副题名)杨昉(作者姓名)指导教师韩春林教授电子科技大学成都(姓名、职称、单位名称)申请学位级别硕士学科专业信号与信息处理提交论文日期20160401论文答辩日

4、期20160428学位授予单位和日期电子科技大学2016年6月30日答辩委员会主席评阅人注1:注明《国际十进分类法UDC》的类号。THEIMPLEMENTATIONOFATESTINGSYSTEMFORDIGITALARRAYRADART/RMODULEAMasterThesisSubmittedtoUniversityofElectronicScienceandTechnologyofChinaMajor:SingalandInformationProcessingAuthor:YangFangSupervisor:Prof.HanChunlinSch

5、ool:SchoolofElectronicEngineering摘要摘要随着现代战场环境的日趋复杂,信息化、数字化是必然趋势。数字阵列雷达收发均以数字完成波束形成,具有良好的灵活性,与传统相控阵雷达相比,数字阵列雷达具有许多优良的性能。数字T/R组件作为数字阵列雷达中信号收发的重要组成部分,其性能指标包括通道性能对雷达的性能有较大影响。本课题设计的是一种数字阵列雷达T/R组件的通道测试系统,适用于数字阵列雷达接收通道的性能评估。本文重点介绍了测试系统硬件部分即数据采集板卡的设计与实现。数据采集板卡的作用是通过多路光纤接口接收待测设备发送的中频数据,对数

6、据进行大容量缓存并通过cPCI总线将数据传输给上位机。本文对设计需求进行了分析并提出了测试系统的整体方案,讨论了硬件电路的设计方案并介绍了FPGA逻辑的设计与实现。在硬件设计上,板卡设计四路光纤输入,最高传输速率为2.5Gbps,使用多模光模块进行光电信号转换。采用4片128MB的DDRII存储芯片为每一路光纤数据提供大容量缓存。数据采集板卡与上位机通过cPCI总线互联,在cPCI接口控制上选择了Cypress公司的cPCI接口芯片CY7C09449完成cPCI总线的数据通信。然后本文重点介绍采集板卡的FPGA逻辑设计实现上。在FPGA开发方案上,采用了

7、基于NiosII系统的SOPC设计方案。根据片上系统开发灵活性的特点,将FPGA的开发划分为硬件和软件两部分,在硬件部分中,将光纤数据的采集和缓存等高速处理的逻辑封装为可连接在片内的高速互联总线外设,因而可以被软核处理器控制;软件部分运行在NiosII处理器上,完成较复杂的主控逻辑,包括数据流的控制以及与上位机的通信功能。最后,对数据采集板的外部存储器读写、光纤数据收发、数据缓存以及cPCI总线通信等主要功能进行验证,并与上位机进行联合调试,上位机软件能够正常控制完成数据采集工作,结果显示测试系统基本达到课题要求。关键词:数字T/R组件,测试系统,光纤传

8、输,cPCI,FPGAIABSTRACTABSTRACTWiththeincre

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。