资源描述：
《基于DSP和FPGA架构PMD补偿模块设计》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。
1、基于DSP和FPGA架构的PMD补偿模块设计许恒迎1,2，张霞1,2，韩继广1,2，牛慧娟1,2，白成林1,2*（1.聊城大学物理科学与信息工程学院；2.山东省光通信科学与技术重点实验室；山东聊城252059）摘要：为开发实用的自适应偏振模色散补偿控制模块，提出并实现了一种采用高性能浮点DSP专注于算法处理，EDMA进行数据传输，FPGA进行数据采集和逻辑控制的新型设计方案。详细介绍了该模块的硬件设计、工作过程和软件设计，并对使用的粒子群优化算法进行了重点阐述。给出了模块工作流程图和算法流程图。实验结果表明此模
2、块对于二阶PMD补偿效果良好，相对于以前的补偿模块耗时更短。关键词：偏振模色散补偿；粒子群优化算法；DSP；FPGA；中图分类号：TN913.7文献标识码：ATheDesignofPolarizationModeDispersionCompensationModuleBasedonDSPandFPGAArchitecturesXuHengying1,2,ZhangXia1,2,HanJiguang1,2,NiuHuijuan1,2,BaiChenglin1,2*(1.PhysicsScienceandInfor
3、mationEngineeringCollege,LiaoChengUniversity,LiaoChengShanDong;2.TheKeyLaboratoryofOpticalCommunicationsScience&TechnologyinShanDongProvince;China,252059)Abstract:TodevelopapracticaladaptivePMDcompensationcontrolmodule,anewdesignispresentedandimplementedwhic
4、huseshighperformancefloating-pointDSPfocusingonalgorithmprocessing,EDMAfordatatransmission,FPGAforlogiccontrolanddataacquisition.Themodule’shardwaredesign,workprocessandsoftwaredesignareintroduceddetailedly,especiallyusedparticleswarmoptimizationalgorithmise
5、laborated.Theworkflowchartofmoduleandthealgorithmflowchartarealsogiven.Fromtheexperimentresultwecanseethatthemodulehasagoodeffectforsecond-orderPMDcompensationandthecompensationtimeisevenshortercomparedtopreviouscompensationmodule.Keywords:PMDcompensation;PS
6、O；DSP；FPGA；11引言目前基于数字信号处理器(DSP)的偏振模色散(PMD)补偿模块普遍采用“DSP+A/D+D/A”模式[1]，模数转换芯片(A/D)和数模转换芯片(D/A)芯片开始工作时需要DSP发出大量指令（以一次二阶PMD补偿循环为例，DSP一共需要发出3966条指令控制A/D和D/A），且DSP直接利用中央处理器(CPU)和数据总线读取转换数据大量消耗了CPU的时钟周期，算法处理只能在数据传输完毕后进行，加上DSP的工作频率较低，这种补偿模式使DSP的高速计算性能难以发挥，总补偿耗时在750m
7、s左右，不能满足实时性的要求[2]。为使DSP从大量控制和等待指令中解脱出来，专注于算法处理，减小补偿耗时，本文提出并实现了一种使用高性能浮点DSP作为算法处理，增强型直接内存存取（EDMA）技术进行数据传输，现场可编程门阵列（FPGA）控制A/D和D/A进行数据采集与逻辑控制的自适应PMD补偿模块设计方案，并且进行了实验验证。2模块硬件设计我们设计的模块由DSP、FPGA、A/D和D/A芯片四部分组成。DSP开发板型号为合众达公司的SEED-DEC6713，板载一款32位的高性能浮点DSP-TMS320C67
8、13，主频225MHz。FPGA芯片型号是Actel公司的ProASIC3A3p250，A/D采用AnalogDeviecs公司14位同步采样芯片AD7865，D/A也采用该公司的12位数模转换芯片AD5344，这三部分位于单独设计的FPGA电路板上。DSP开发板和FPGA开发板利用90针的外部存储器接口(EMIF)相连接。自适应PMD补偿控制模块硬件设计框图如图1所示。下面就各部分硬
