一种具有新型结终端的横向功率mos仿真设计

《一种具有新型结终端的横向功率mos仿真设计》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、朵击种成＊葦ＩＮＡＵＨＩＶＥＲＳＩＴＹＯＦＥ（ＬＥ巳ＥＡＮＤＴＥＣＨＮＯＬＯ巨ＹＯＦＣＨＴＲＯＮＩＣＳＣＩＥＮＣ专业学位硕±学位论文ＩＭＡＳＴＥＲ下ＨＥＳＩＳＦＯＲＰＲＯＦＥＳＳＯＮＡＬＤＥＧＲＥＥ．‘痴又耸寶＾ｂ：，；＞论文题目一种具有新型结终端的横向功率ＭＯＳ仿真设计—￣￣？’专业学位类别工程硕ｄｂ学号２０１２５１０３０１０５作者姓名宋煉指导教师罗小馨教授■。；■．独创性声明本人声明所呈交的学位论文是本人在

2、导师指导下进行的研究工作及取得的研究成果。据我所知，除了文中特别加Ｗ标注和截谢的地方外，也，论文中不包含其他人己经发表或撰写过的研究成果不包含为获得电子科技大学或其它教育机构的学位或证书而使用过的材料一。与我同工作的同志对本研究所做的任何贡献均己在论文中作了明确的说明并表示谢意。＾■＾ｂ作者签名：吝午日期：心年月罔论文使用授权本学位论文作者完全了解电子科技大学有关保留、使用学位论文的规定，，有权保留并向国家有关部口或机构送交论文的复印件和撼盘允许论文被蒼阅和借阅。本人授权电子科技大学可将学位论文的全，封采影印、缩

3、印或扫描部或部分内容编入有关数据库进行检索可用＇制手段保存、汇编学位论文。等复论文在解密后应遵）守此规定（保密的学位名：作者签名；导师签＾＾６曰曰期：月＾７分类号密级注1UDC学位论文一种具有新型结终端的横向功率MOS仿真设计（题名和副题名）宋炜（作者姓名）指导教师罗小蓉教授电子科技大学成都贺江平高工成都芯全微电子有限公司成都（姓名、职称、单位名称）申请学位级别硕士专业学位类别工程硕士工程领域名称集成电路工程提交论文日期2016.03论文答辩日期2016.05学位授予单位和日期电子科技大学2016年６月答辩委员会主席评阅人注1：注明《国

4、际十进分类法UDC》的类号。ASIMULATIONSTUDYOFANOVELLDMOSWITHNEWJUNCTIONTERMINATIONAMasterThesisSubmittedtoUniversityofElectronicScienceandTechnologyofChinaMajor:MasterofEngineeringAuthor:SongWeiSupervisor:LuoxiaorongSchoolofMicroelectronicsandSolid-StateSchool:Electronics摘要摘要横向双扩散MOS场效应晶体管（Later

5、alDouble-diffusedMetal-Oxide-SemiconductorFieldEffectTransistor,LDMOSFET）在功率集成电路（PowerIntegratedCircuit,PIC）中有着广泛的应用，高耐压和低比导通电阻是其追求的首要目标，然而对于功率MOS而言，耐压（BV）与比导通电阻（Ron,sp）存在“R2.5on,sp∝BV”的矛盾关系，比导通电阻随着耐压的提升急剧增大，为缓解二者的矛盾关系，本文提出两种具有新型结终端的LDMOS结构：（1）具有多晶PN结场板和重掺杂埋层的LDMOS（LDMOSwithJunction

6、FieldPlateandN+FloatingLayer,JFP-NFLLDMOS）。首先，PN结场板在器件阻断耐压状态既可辅助耗尽漂移区，进而提高漂移区掺杂浓度，又可调制漂移区表面电场，提高器件横向耐压；其次，重掺杂埋层可将漏端电场引向源端，并中分等势线，优化器件体内电场，避免漏端提前击穿，提高器件纵向耐压。经过对器件关键参数的仿真优化，JFP-NFLLDMOS获得了712V的击穿电压，比导通电阻为77.7mΩ·cm2，相比同尺寸传统LDMOS击穿电压提升55.8%，比导通电阻相比降低45.2%。（2）具有积累型延伸栅场板的LDMOS（LDMOSwithAc

7、cumulation-EffectExtendedGate,AEGLDMOS）。在导通状态，延伸栅场板在漂移区表面积累高密度电子，形成新的低阻电流通道，大幅降低LDMOS导通电阻对于漂移区掺杂浓度的依赖，降低整个器件比导通电阻；在阻断耐压状态，多晶场板可辅助耗尽漂移区，也可调制漂移区表面电场，改善表面电场分布以提升横向耐压。经过对器件关键参数的仿真优化，AEGLDMOS获得了707V的击穿电压和40.3mΩ·cm2的比导通电阻，AEGLDMOS相比同尺寸传统LDMOS击穿电压提升54.5%，比导通电阻相比降低72.1%。本文还根据生产线的工艺条件设计了具有多晶

8、PN结场板和重掺杂埋层的LDMOS的工