100gbps光传输数字信号处理器帧同步系统设计与验证

100gbps光传输数字信号处理器帧同步系统设计与验证

ID:35029764

大小:4.14 MB

页数:82页

时间:2019-03-16

100gbps光传输数字信号处理器帧同步系统设计与验证_第1页
100gbps光传输数字信号处理器帧同步系统设计与验证_第2页
100gbps光传输数字信号处理器帧同步系统设计与验证_第3页
100gbps光传输数字信号处理器帧同步系统设计与验证_第4页
100gbps光传输数字信号处理器帧同步系统设计与验证_第5页
资源描述:

《100gbps光传输数字信号处理器帧同步系统设计与验证》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、游毛謂嫁匈圍硕±学位论文IlOOGbps光传输数字信号处理器峽同步系纖计与验证|s作者姓名张俊磊j指导教师姓名、职兢史江义融教授企业导师姓名、职怒何开江窩工串请学位类别工趕硕壬lj西安电子科技大学学位论文独创性(或创新性)声明秉承学校严谨的学風和优良的科学道德,本人声明所呈交的论文是我个人在导师,L处标注和致谢指导T进行的研究王作及取得的研究成果。尽我所知除了文中特别加撰写过的研究成果;也不包含中所罗列的内容臥外,论文中不包舍其他人己经发表或一科技大学或其它載育机构的学位或证书而使用过

2、的材料。与我同工为获得西安电子作的同事对本研究所做的任何贡献均己在论文中作了明础的说明并表巧了谢意。一切法律责任。学位论文若有不实之处,本人承担。、加:>马—■^八岑言司本人签名:梓j克日期西安电子撇大学关于论文使用授权的说明目]:研究生在,本人完全了解西安电子科技大学有关保留和使用学位论文的规定|校攻读学位期间论文工作的知巧产权属于西安电子科技大学。学校有权保留送交论文内容’允许米用影、的复印件,允许查阅借阅论文;学校可W公布论文的全部或部分。同时本人保证,?结合学位论文研究成果完成的论印、缩印或其它复制

3、手段保存论文文、发明专利等成果,署名单位为西安电子科技大学。保也密的学位论文巧_年解密后适用本授权书。K豁么後A占导师签名:日期:心|/'日期:>於斗^司?叫—耳啼学校代码10701学号1311122923分类号TN4密级公开西安电子科技大学硕士学位论文100Gbps光传输数字信号处理器帧同步系统设计与验证作者姓名:张俊磊领域:软件工程学位类别:工程硕士指导教师姓名、职称:史江义副教授企业导师姓名、职称:何开江高工学院:微电子学院提交日期:2016年3月DesignandVerificationonDSPFrameSynchr

4、onizationSystemfor100GbpsOpticalTransmissionAthesissubmittedtoXIDIANUNIVERSITYinpartialfulfillmentoftherequirementsforthedegreeofMasterinSoftwareEngineeringByZhangJunleiSupervisor:ShiJiangyiAssociateProfessorHeKaijiangSeniorEngineerMarch2016摘要摘要近年来由于互联网视频应用、大数据、云计算等推动数据流量的爆炸性增长对

5、光传输网络中骨干侧不断施压,骨干网明显后继乏力。为应对不断增长的数据流量压力,采用OTN交换技术的100Gbps网络传输系统逐步商用。作为100Gbps系统的核心技术,100Gbps数字信号处理器必须能够有高速的数据业务处理能力(系统吞吐量128Gbit/s),因此100Gbps数字信号处理器芯片是决定100Gbps光网络系统性能的最关键单元,其性能直接决定着100Gbps系统的承载能力。如何设计并实现100Gbps数字信号处理器芯片对于100Gbps传输系统显得至关重要。100Gbps数字信号处理器是主要是采用PDM-QPSK的调制方式将接收到的客户

6、侧OTU4业务信息,进行FEC编码、差分编码、训练序列的插入和QPSK调制等处理后,发送到线路侧;在线路侧收端,采用相干光解调接收技术,将接收到的模拟电信号,通过高速ADC进行数模转换,然后经过数字相干解调处理及FEC译码等处理后,恢复出客户侧信息。本文主要研究了100Gbps数字信号处理器中帧同步系统的实现。重点对100GbpsDSP芯片中帧同步系统的功能结构进行了深入的研究,帧同步系统完成帧头差分译码、相关检测找帧头、Lane调整对齐、大频偏补偿、去QPSK相位模糊、解自定义帧等,即利用发端插入的已知帧头序列,进行相关运算找到自定义帧的帧头,由于X

7、I、XQ、YI、YQ四路帧头不一样,这样可以区分出来四个Lane,根据帧头的已知信息完成四路信号的对齐,根据相关峰值可以判断是否发生大频偏,若出现大频偏则送出+8G或者-8G给频偏估计与补偿,利用插入的已知训练序列完成去相位模糊,再将四路信息中插入的帧头和训练序列删除掉,完成帧同步系统的处理。然后根据各模块的功能需求,采用自顶向下的方法用硬件描述语言完成帧同步系统中各模块的设计,尤其是在帧头搜索滑动窗口设计、数据流同步缓存处理设计和CSRZ纠正设计中做了创新,减少了硬件资源。最后针对本文的设计使用UVM验证平台对帧同步系统进行了功能验证,并给出了仿真验

8、证的关键自测用例,仿真结果表明帧同步系统的设计满足了帧同步系统方案的要求。关键词:100Gbp

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。