集成功率nmosfet的锂电池保护芯片关键技术研究

《集成功率nmosfet的锂电池保护芯片关键技术研究》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、常難－繁：通繁摔議證翊骄議調顏狂藏商Ｐ？‘；．＇譯難讀數蛹妃．ｌ驚游乐游鳥纖爭赫觸媒１、＇＇＇‘‘＇Ｖ．矿，＇＇技沾轉特．连胆；；１碳．；誕：：．务知二冷八－．八典Ｐ，化．八导胃胃Ｐ？齡顺古研巧生学位论文吗镶：两％＇；错．．．ｖｆ奇，；：；Ｖ：．１．．．．Ｉ’－．＇．‘山私＇．＇巧．＞－；．心．‘若苗心／＜心Ｖ户商．／：心Ｗ过ｆｆ挺哨鐵靡韓驚鶴；．＂＇、：，巧种＇．，节，擊韓：韵於：補＇．．’’．＾．，鄭满：點集成媒率ＮＭＯＳＦＥＴ的键电池保妒浪掉Ｐ备．．

2、．．：．．儀．Ｉ讀每片巧关键巧术硏究；寒戀．‘＇＇．．．，．去：东裝心紙Ｖ朵媒＞和沪识琴．蘇辭Ｉ一．—’’．＇．：＾．‘巧．－＾，中击！冷鍵、点户，－：：诚诚．ｃ，二；Ｖ．，７．：：／和，與；；，ｌ萬祇磅’‘；节＇＇’．气、挺若户．：．夺辦Ｖ学私姓若名兮品濟，吉端ｉ＾一＿心＾＾；＼：轉巧．属＇＂＾‘作Ｋ：Ｖ学＇麵号．，２０１４１１１．义作：３１０３。０ｍ：ｆ；工诗取举科使业学似一－襲盛虫盛雀．．．．．＾：难新苦哨藝．．研究荷…．－．模尴集．成咕路设汁．，，；毎蒙：黎ｆ巧鷄

3、於；诞一款嚷．＇＂＇．＇；．导：＇姻：又／，品嘉朗＿…．．一４挺去請軒鳴车—鉛奮苗與运’’＇＇’心二：”－－姉‘嫂皆．梅化单．，．张鉴扣．ｊＶ＇一辑紫ｒ寺＊－＾－中－．＇Ｌ＇ｉ？ｒ‘‘：：，，，麻，＜；：：Ｖ：去％，．？；？．命，：兵：辞扔备Ｖ婿解矜帯Ｖ專、飾躬＇■．－；．：：．＇．：－？－、？＇－＇．．，‘．．：．．‘一＞．Ｖ：’－．＇钟；．‘ｉ；＞节齐，？．ｒ＼．Ｖ．Ｖ？／＼，；么二＇、‘．．．＇乂＇．２化７＇織隱－年４＾化宵皆

4、咬；．－．柳；／批ｖ，；：；诲托；；，；扣茂辨；．ｊ議；；觀斬矿離咬跨—；！’’，．篇辨巧謂汽＾，，冷北方工业大学学位论文原创性声明本人郑重声明：所呈交的学位论文，是本人在导师的指导下，独立进行研究工作所取得的成果。除文中己经注明引用的内容外，本论文不含任何其他个人或集体已经发表或撰写过的作品成果。对本文的研究做出重要贡献的个人和集体，均己在文中Ｗ明确方式标明。本人完全意识到本声明的法律结果由本人承担。学位论文作者签名：碱Ｊ品磯日期；如（７年＜月／曰学位论文使用授权书学位论文作者

5、完全了解北方工业大学有关保留和使用学位论文的规定，即：研究生在校攻读学位期间论文工作的知识产权单位属北方工业大学。学校有权保留并向国家有关部口或机构送交论文的复印件和电子版，允许学位论文被查阅和借阅；学校可公布学位论文的全部或部分内容，可Ｗ化许采用影印、缩印或其它复制手段保存、汇编学位论文（保密的学位论文在解密后适用于本授权书）。□保密论文注释，：经本人申请学校批准，本学位论文定为保密论文，密级：，期限：年，自年月日起至年月曰止，解密后适用本授权书。拭非保密论文注释：本学位论文不属于

6、保密范围，适用本授权书。本人签名；．敏Ｊ足１為日期；心ａＵ弹勝名：辦養曰期：集成功率ＮＭＯＳＦＥＴ的裡电池保巧巧片关键技术研究摘要本文针对于传统裡电池巧护芯片中重要技术模块，进行了深层次的研巧与优．Ｓｕ。化，基于ｔｓｍｃＯｌｍ工艺设计了其中相关改进的核也模块本着Ｗ超低功耗的理念、，进行了整体芯片电路的设计和实现。对于过充电保护、过充电保护释放过放电保护及过放电保护释放功能，只用单个单管比较器实现四个电压阔值保护一组双阔值的比较器输出翻转，再的低功耗模块，采用迟滞比较器的特性来完成一

7、通过电源电压高低来控制采样电压来区分另外组的双闽值，从而完成单个比较器的四阀值翻转特性，利用带隙基准原理将比较器闽值进行零温度处理并进行电ｍ一２９．０８，。阻修调，修调后温漂最高值为ｐｐＷ保证阔值的精确度为进步优化，功转的损耗，在电路中加入两相非交叠时钟两种相位的时钟通过控制两个比较一、器的核屯结构的断开与连接工作，使电流和电压比较器不同时工作在同个相位，从而使得两组比较器的整体平均功耗降至５ｕＡＷ内。两相不交叠时钟的源时钟通过振荡器来提供，振荡器的设计是基于Ｈ级环振结构设计的环形振荡器产生５，。

8、．４６ＭＨＺ左右时钟频率为电路提供了稳定的时钟脉冲所设计的振荡器电路不仅为两相不交叠时钟提供输入，另外其还为延时模块提供输入时钟。延时电路的设计思想基本是通过多个边沿的Ｄ触发器完成的，其对于各个比较器的输，出信号进行不同的延时，其目的在于防止由电源的噪声引起比较器