fpga快速系统原型设计

fpga快速系统原型设计

ID:34956343

大小:786.66 KB

页数:16页

时间:2019-03-15

fpga快速系统原型设计_第1页
fpga快速系统原型设计_第2页
fpga快速系统原型设计_第3页
fpga快速系统原型设计_第4页
fpga快速系统原型设计_第5页
资源描述:

《fpga快速系统原型设计》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、FPGA快速系统原型设计中的敏捷实践by《FPGA快速系统原型设计权威指南》译者之一:杨碧波ripleRapidSystemPrototypingwithFPGAsisdefinitelyabookthatshouldbeonanyFPGAdesigner’sormanager’sshelf.Ofcourse,itwilllikelybeopenonthedeskforquiteawhilefirst.《FPGA快速系统原型设计权威指南》一本常读常新的书Agenda•第一部分:FPGA工程师的成长•第二部分:FPGA开发中的敏捷实践第一阶段:入门->熟练

2、•克服心理恐惧–代码这么写可以编译通过–下载程序不会烧毁电路板•建立思维定势–“事非经过不知易”•学会了便是“自古华山一条路”•没用过便是“乱花渐欲迷人眼”第二阶段:提高->精通•EDA工具——从感性认识到理性认识–站在EDA工具的角度理解FPGA开发流程•EDA工具各个流程的意义,各个阶段的输入输出•EDA工具输出的报告:Infor和warning•HDL语言——积累设计模式–跨时钟域处理电路–有限状态机电路–特定领域的数据通路电路–片上总线•FPGA芯片——从逻辑特性到物理特性–搞定时序分析和约束–看懂RTL视图和Technology视图第三阶段:从

3、业->专业•从产品需求出发认识你的芯片–芯片之内•深刻理解FPGA底层结构与应用场合的对应关系–芯片之外•FPGA外围支持电路以及高速接口•FPGA与软件接口的设计和调试•做出你的产品–公司业务–项目流程–领域知识本书的定位•本书的定位不是导航,而是俯瞰–“天下事,仰而跂之则难,俯而就之甚易”–读书是作者与读者交流的过程•HDL语法书、EDA工具书,越读越薄•开发方法书,启发读者的思路,引发读者的共鸣,举一反三,常读常新•一本好书,恰如冰山一角,能不能看到水面以下的部分,是对读者的考验和挑战–从“精通”到“专业”•本书中没有说到的一点–技术+领域=领域专

4、家个人的成长+成功的项目•给刚刚从业的FPGA工程师的几点忠告–珍视你的第一份工作•从工作中学习,在工作中成长•记工作日志,写博客–FPGA工程师学点软件,学点“不可综合语句”•数据的分析和可视化•工具之间的“胶水”–使用LinuxOS•脚本•免费工具•开源精神Agenda•第一部分:FPGA工程师的成长•第二部分:FPGA开发中的敏捷实践AgileforFPGA拥抱敏捷•FPGA开发本质上是敏捷的–相对于芯片开发:灵活+快速=敏捷•可以随时更新–更短的迭代周期•可以上板验证–更快的反馈速度•敏捷开发的思想需要结合FPGA的自身特点–相对于软件开发:•上

5、板调试代价更高–仿真验证的必要性•距离真实世界更近–开发验证、调试工具的必要性»验证、调试工具不是最终产品的一部分»开发工具、积累工具,合理重用•刻意地模仿芯片或者软件开发都是不可取的AgileCases案例分享•案例一:用VirtualJTAG加速上板验证HostPC无需关心–问题1:•缺少外部芯片的仿真模型。SATA–解决1:ATA接口•用VJ虚拟出一个“串口控制台”,通过接口逻辑层,向外部芯片发送“写”和“读”命令。验证接口逻辑层,积累操FPGA作外部芯片的脚本。•通过这一接口,把最终产品中需要用状VirtualJTAG态机来实现的控制电路,暂时替

6、换为可以用PC机软件来实现的脚本;把FPGA上网络接口的硬件调试转化为了PC端软件调试,加JTAG速了调试过程。PHYChipDebugPC–敏捷思想:Ethernet•把项目中的风险,在早期的迭代中加以解决。ServerAgileCases案例分享•案例一:用VirtualJTAG加速上板验证HostPCDebugPC–问题2:SATAJTAG•外部设备行为复杂,测试向量覆盖率不够、仿真速度慢。ATA接口–解决2:•用VJ设计一个真实行为捕获模块,丰VirtualJTAG富测试向量。FPGA•用VJ虚拟未实现的关键逻辑模块,上板测试调试。网络接口–敏捷

7、思想:•反思回顾,发现开发瓶颈,持续改进方法、工具。PHYChip•提早集成、提早测试。无需关心EthernetServerAgileCases案例分享SSDSoCprototypeonXilinx’sZynq•案例二:FPGA开发中引入回归测试和持续构建CPCAPP–问题1:•软件的驱动层(C)和FPGA的接口层(V)需要测试和调试CPCDRV•FPGA需要回归测试来保证持续开发CppUtestFramework的质量–解决1:CPCCPUTLM•用SystemVerilogDPI连接C和VerilogSystemVerilogDPI•用CppUtes

8、t测试框架搭建FPGA回归VbehaviorCPUBFM测试环境–敏捷思想:Vs

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。