一种智能总线在继电保护装置中应用的研究

《一种智能总线在继电保护装置中应用的研究》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。

1、学校代既？；；呼；鮮（（嚇分类号－：ＴＰ２９Ｗ＾密级；公开■■，！？‘：？？－＇？？．、一。＊—ＵＵＣ＇，－：与志乂－’‘？＇少＝学号：１３７２５４＇：？，：芽ｆ！Ｉ，司胞Ｊ煮：前綺呵呵亦＇＾＾、！ｉ－－．＼本ｊ＇如參東祭大，曼工程硕±学化论文－种智能总线在繼电保护装置中应用的研究学位论文形式：应用研究）研究生姓名：许仁安校内导师：窥奕校外导师：乐凌志申请学位类别工释柿七学位授予单位东南大堂工程领域名称由气

2、工程论文答辩日期２０１５年１１月１５日研究方向继电保护学位授予日期２０年月日答辩委员会主席陈宁评阅人陈宁高巧团２０１５年１１月来兩：ｈｆ工程硕±学位论文－种每能总线在继电保护装Ｍ中应用的研究专业名觀电气工程研究生姓名；许仁安校内导师：汤奕导师；乐凌志ＲＥＳＥＡＲＣＨＯＮＴＨＥＡＰＰＬＩＣＡＴＩＯＮＯＦＡＮＩＮＴＥＬＬＩＧＥＮＴＢＵＳＩＮＲＥＬＡＹＡＴｈｅｓｉｓＳｕｂｍｉｔｔｅｄｔｏＳｏｕｔｈｅａｓｔＵｎｉｖｅｒｓｉｔｙ

3、ＦｏｒｔｈｅＡｃａｄｅｍｉｃＤｅｒｅｅｏｆＭａｓｔｅｒｏｆｇＥｎｉｎｅｅｒｉｎｇｇＢＹＸＵ－ＲｅｎａｎＳｕｐｅｒｖｉｓｅｄｂｙＰｒｏｆｅｓｓｏｒＴＡＮＧＹｉ－ＳｅｎｉｏｒＥｎｇｉｎｅｅｒＬＥＬｉｎｇｚｈｉＤｅｐａｒｔｍｅｎｔｏｆＥｌｅｃｔｒｉｃａｌＥｎｉｎｅｅｒｉｎｇｇＳｏｕｔｈｅａｓｔＵｎｉｖｅｒｓｉｔｙＮｏｖ．２０１５东南大学学位论文独创性声明本人声明所呈交的学位论文是我个人在导师指导下进斤的研巧工作及取得的研巧成果。尽我所知，除了文中特

4、别加Ｗ标注和致谢的地方外，论文中不包含其他人已经发表或撰写过的研究成果，也不包含为获得东南大学或其它教育机构的学位或证书而使用过的材料一。与我同工作的同志对本研巧所做的任何贡献均已在论文中作了明确的说明并表示了谢意。研巧生签名；Ｗ：ｌｌｆ日期Ｉ东南大学学位论文使用授枚声明东南大学、中国科学技术信息研究所、国家图书馆有权保留本人所送交学位论文的复印件和电子文挡，可Ｗ采用影印、缩印或其他复制手段保存论文。本人电子文档的内容和纸质论文的内容相一致。除在保密期内的保密论文外，允许论文被查阅和借

5、阅，可公布（包括刊登）论文的全部或部分内容。论文的公布（包括刊登）授权东南大学研究生院办理。＇ｉ研究生签名史日期：ｗＴ／ｌ’：导师签名：梦ｙＩ摘要在发电厂和厂用变电站中都广泛应用着维电保护设备和自动装置。目前的继电保护装置存在着平台不统一的局面，随着电力系统用户对装置可操作性要求的不断提高，需要设计统一的继电保护装置平台。由于电厂所需要的继电保护装置存在着电压等级跨度大一，保护元件的复杂程度不样的情况，这就需要平台的设计能够实现配置灵活化的特１点。并且随着数字化保护装置的研究，电子式

6、互感器和光学互感器的使用，及圧Ｃ６８５０，保护装置内交互的数据信息量急剧增大规约的接入，这就要求继电保护装置内部的数据传输信息量大而且速度要求很高，在这些需求下，装置内部高速智能总线的研究和应用就显得十分必要。本文通过对凡种现在常用的内部总线进行了分析与比较，说明了这些内部总线在当前大信息量和通用性要求下，，不能很好的适应继电保护装置应用的需求。接着本文对ＬＶＤＳ总线的特点进行分化ＬＶＤＳ（ｌｏｗｖｏｌｔａｇｅｄｉｆｅｒｅｎｔｉａｌｓｉｇｎａｌｉｎｇ），即低电压差分信号－－＋传输技术，

7、它为信号的传输提供了种低电压摆幅的高速率差分信号，电压摆幅只有３５０ｍＶ，可レッ实现数据快速的传输；同时传输的功率消耗大为降低。其传输的最高数据一３。速率可Ｗ达到．１２５Ｇｂｐｓ，是种非常理想的数据传输总线但是，针对继电保护及其自动装置所使用的系统总线的高速率、多点、负载多变等的需求，传统的ＬＶＤＳ电平因一ＶＤＳ驱动能力低，因而无法胜任这需求，但是其延伸电平的ＢＬ总线将驱动电流增强－到了１０１２ｍＡ，这意味着其驱动负载能够达到达３０欧姆，与此同时ＢＬＶＤＳ总线还具有噪声低和支持接插件热插拔的功能。所

8、ＷＢＬＶＤＳ是维电保护及其自动装畳系统高速总线的理想选择，ＢＬＶＤＳ总线进作为继电保护装置的。通过上述分析本文最终确定选挥内部总线。继而对基于ＢＬＶＤＳ智能总线进行硬件设计，选取合适的ＦＰＧＡ巧片，构建ＢＬＶＤＳ总线，并且设计出挂在总线上的各个功能模块，ＡＣ，ＤＬＤＯ等。并且通，