数电考试库试卷

《数电考试库试卷》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、GDOU-B-11-302班级：姓名：学号：试题共页加白纸张密封线广东海洋大学——学年第学期《数字电子技术基础》课程试题课程号：16632205√考试√A卷√闭卷□考查□B卷□开卷题号一二三四五六七八总分阅卷教师各题分数1010402020100实得分数一、填空题（每空1分，共10分）1．如果采用二进制代码为200份文件顺序编码，最少需用8位。2．和二进制数（1010.01）2等值的十进制数为。3．二进制数（+0000110）2的原码为、反码为补码为。4．逻辑函数式A⊕0的值为。5．逻辑函数式Y=A′BC′+AC′+B′C的最小项之和的形式为。6.组合逻辑电

2、路的特点是任何时刻的输出只由当时的输入决定，与电路的其它状态无关。7．若存储器的容量为512K×8位，则地址代码应取19位。8．D/A转换器的主要技术指标是转换精度和转换速度。二、单项选择题（每小题2分，共10分）1．逻辑代数中的三种基本运算指（C）。(a)加、减运算(b)乘、除运算(c)与、或、非运算(d)优先级运算2．若两个逻辑式相等，则它们的对偶式（D）。(a)不一定相等(b)可能为0(c)可能为1(d)一定相等3.正逻辑的高电平表示为（B）。(a)0(b)1(c)原变量(d)反变量第5页共5页4．三态门电路的输出可以为高电平、低电平及（C）。(a)0

3、(b)1(c)高阻态(d)导通状态矚慫润厲钐瘗睞枥庑赖。5．随着计数脉冲的不断输入而作递增计数的计数器称为（A）。(a)加法计数器(b)减法计数器(c)可逆计数器(d)加/减计数器三、分析题（每小题10分，共40分）1．已知逻辑函数Y1和Y2的真值表如表1所示，试写出Y1和Y2的逻辑函数式。表1Y1=A′B′C′+A′B′C+AB′C′+AB′C+ABC；Y2=A′B′C′+A′BC′+AB′C′+ABC′2．分析图1所示时序电路的逻辑功能，写出电路的驱动方程、状态方程和输出方程，画出电路的状态转换图和时序图。聞創沟燴鐺險爱氇谴净。图13．写出如图2组合逻辑

4、电路输出的最简与或式：第5页共5页图24．由两个三态门组成的逻辑电路如图3所示，试分析其逻辑功能。该组合逻辑电路由两个三态门组成了一个双向数据传输电路，即当G=0时数据A到B；当G=1时数据B到A。图3四、连电路、画波形（每小题10分，共20分）847236511．如图4，用555定时器接成多谐振荡电路。残骛楼諍锩瀨濟溆塹籟。图42．若反相输出的施密特触发器输入信号波形如图5所示，试画出输出信号的波形。施密特触发器的转换电平VT+、VT-已在输入信号波形图上标出。酽锕极額閉镇桧猪訣锥。第5页共5页图53．如图6，将JK触发器转换为D触发器。五、设计题（每小题

5、10分，共20分）1．试用3线---8线译码器74LS138和必要的门电路产生如下多输出逻辑函数，并画出逻辑原理图。74LS138的功能表见附表1。彈贸摄尔霁毙攬砖卤庑。Y1=AB+A′CY2=A′C′+AB′C+BCY3=B′C′+A′BC2．已知4位同步二进制计数器74LS161的功能表如表2所示，试由它构成12进制计数器。要求写出设计原理及画出逻辑原理图。可以附加必要的逻辑门电路。謀荞抟箧飆鐸怼类蒋薔。附表13线——8线译码器74LS138的功能表第5页共5页表24位同步二进制计数器74LS161的功能表第5页共5页