vhdl有限状态机应用new

《vhdl有限状态机应用new》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、2001年第3期空间电子技术41VHDL中有限状态机模型的应用王科①(西安空间无线电技术研究所，西安710000)摘要介绍用VHDL语言描述有限状态机模型的类型、原理、转移条件、内部工作方式及其应用。主题词VHDL有限状态机状态变量近年来，VHDL(Very—High—SpeedIntegratedCircuitHardwareDescriptionLanguage)在电子设计领域得到了广泛的接受，在电子工程领域已成为事实上的通用硬件描述语言。新世纪中，VHDL与Verlog语言将承担更多数字系统设计任务。VHDL

2、主要用于描述数字系统的结构、行为、功能和接口。在这里，将介绍有限状态机(FiniteStateMachine)模型的应用。标准的有限状态机分为摩尔(Moore)机和米立(Mealy)机两种。在摩尔机中，其输出是当前状态值的函数，并且仅在时钟边沿到来时才发生变化，见图1。米立机的输出则是当前状态值、当前输出值和当前输人值的函数，见图2。囤1Moore型有限状态机模块田囤2Mealy型有限状态机模块囤‰舌爵‰堋42空间电子技术2001年第3期数字系统的控制单元通常用传统的时钟模式的时序电路来建立模型而用有限状态机来建立

3、模型，可以将控制单元的每一个控制步看作有限状态机的一种状态，与每一控制步相关的转移条件对应了有限状态机次态的条件和输出。在VHDL中，有限状态机没有特定的描述格式，但必须遵循一些原则：(1)一个状态变量，它指定了有限状态机的状态；(2)一个时钟；(3)状态转移指定；(4)输出指定；(5)同步或异步(可选)复位信号。状态变量为信号或变量，用于定义有限状态机的状态，它不能作为接口或端口信号，不能作比较操作。在进程或块语句中可以指定时钟和复位，但必须在进程中指定状态转移，可以使用任何并行语句指定输出。有限状态机有多种描述

4、格式，见表l。表1有限状态机描述格式描速格式功能划分所用进程数日格式A1次态逻辑、输出逻辑22状态寄存嚣格式Bl_次态逻辑32．状态寄存嚣3．输出逻辑格式C1．次态逻辑、状态寄存嚣、输出逻1辑格式D1次态逻辑、状态寄存嚣22输出逻辑格式E1次态逻辑22状态寄存嚣、输出逻辑现以格式A为例，作一状态机的模型。LIBRARYIEEE：USEIE腿．s『r1)I)GICU64．ALLENTITYFSMISP0RT(CUK，RESET：INSn)-LDGIC；INDAI’A：INL0GIGvEKlR(3D01w10)；OIr

5、丌)ATA：OUT兀LoGIC)；ENDFMS；ARCHITECTUREbehayOFFMISTYPEATEIS(S0，S1，，岛)；S1G1qALCUR一ATE，NEx_IE：、ATE：2001年第3期VHDL中有限状态机模型的应用43BEGINPROCESS(CUR-STATE，NEX．sTATE)BEnCasecur-stateisensO=>outdata<=indata3；nex-state<=s1：Whensl=>outdata<=indata2；n．state<=s2：Whens2=>outdata<

6、=indatal；nex-state<=s3：ens3=>outdata<=indata0；nex-state<=sO：Endcase；Endprocess；Process(reset，elk)BeginIFreset=’1’thencur-stare<=sO：eksifclk=’1’anddk’eventthenCttr-state

7、这个例子可以了解状态机内部的运行情况。对于某项目的数据采集与处理，在FPGA中运用了状态机，用于控制多路选择器、A／o转换器、加法器、双口RAM；同时对数据信号进行数字积分、码型变换、数据纠错。经过仿真，结果正确，且节省资源。参考文献l潘梧，王国栋VHDL实用教程．电子科技大学出版社2侯伯亨，顾新．Ⅵ硬件描述语言与数字逻辑电路设计．西安电子科技走学3王小军．VHDL简明教程．清华大学出版社