fpga实验指导书oct12-2009_student[1]new

《fpga实验指导书oct12-2009_student[1]new》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、北京航空航天大学电工电子中心实验指导书FPGA实验指导书刘敬猛编北京航空航天大学电工电子中心2009年10月第1共116页北京航空航天大学电工电子中心实验指导书前言现场可编程门门阵列（FPGA，FieldProgrammableGateArray）的出现是超大规模集成电路（VLSI）技术和计算机辅助设计（CAD）技术发展的结果。FPGA器件集成度高、体积小，具有通过用户编程实现专门应用的功能。它也许电路设计者利用基于计算机的开发平台，经过设计输入、仿真、测试和校验，直到达到预期的结果。使用FPGA器件可以将原来的电路板级产品集成为芯片级产

2、品，从而降低了功耗，提高了可靠性，同时还可以很方便地对设计进行在线修改。FPGA器件成为研制开发的理想器件，特别适合于产品的样机开发和小批量生产，因此有时人们也把FPGA称为可编程的ASIC。本书的作者在工程实践和科学研究中深切感受到FPGA技术是数字电路设计的利器，从中受益颇深。CycloneFPGA是目前ASIC应用的低成本替代方案。作为系统设计人员，您面临很多挑战，包括越来越大的成本压力和越来越复杂的设计，新出现的标准，以及越来越短的设计周期等。ASIC开发涉及到大量的工程资源，设计仿真和验证，需要进行多次重制。利用其系统级集成功能

3、，CycloneFPGA系列避免了ASIC昂贵的NRE负担，降低了订购量和产品推迟带来的风险。采用CycloneFPGA系列，您的大批量应用现在可以采用价格相当的可编程解决方案(与ASIC相比)。新的市场发展趋势，例如世界标准、平台融合、交互性以及技术改进等，不断推动了对高性价比方案的需求。Cyclone系列FPGA的价格和功能满足了市场对创新的需求，通过产品迅速面市来确定领先优势。消费类、通信、计算机外设、工业和汽车等低成本大批量应用市场都可以使用CycloneFPGA。Cyclone器件的性能足以和业界最快的FPGA进行竞争。Cycl

4、oneFPGA综合考虑了逻辑、存储器、锁相环(PLL)和高级I/O接口，是价格敏感应用的最佳选择。CycloneFPGA具有：新的可编程体系结构，实现低成本设计。嵌入式存储器资源支持多种存储器应用和数字信号处理(DSP)实现。专用外部存储器接口电路，支持与DDRFCRAM和SDRAM器件以及SDRSDRAM存储器的连接。支持串行总线和网络接口以及多种通信协议。片内和片外系统时序管理使用嵌入式PLL。支持单端I/O标准和差分I/O技术，LVDS信号数据速率高达640Mbps。处理功耗支持NiosII系列嵌入式处理器。采用新的串行配置器件的低

5、成本配置方案。VHDL作为IEEE标准的硬件描述语言和EDA的重要组成部分，经过二十多年的发展、应用和完善，以其强大的系统描述能力、规范的程序设计结构、灵活的语句表达风格和多层次的仿真测试手段，受到业界的普遍认可同和广泛的接受，成为现代EDA领域的首选硬件设计计算机语言，目前流行的EDA工具软件全部支持VHDL除了作为电子系统设计的主选硬件描述语言外，VHDL在EDA领域的仿真测试、学术交流、电子设计的存档、程序模块的移植、ASIC设计源程序的交付、IP核（IntelligencePropertyCore）的应用等方面承担着不可或缺的角色

6、，因此不可避免地将成为了我国高等教育中电子信息类专业知识结构的重要组成部分。本书的前两部分介绍了CycloneFPGA的硬件体系结构。第三到第五部分介绍了九个实验，其中第一个实验详细介绍了软件开发的详细过程。本书的第六部分介绍了北京掌宇公司的KH－31001实验箱。附件包括QuartusII的安装和Cyclone1C6Q240的管脚图。教材在编写的过程中得到胡晓光教授、吴星明副教授和徐东博士的大力支持，电工电子中心的很多老师在使用本教材的第一版时提出了很多诚恳的建议，在此一并表示感谢。由于作者水平有限，书中难免有不妥甚至错误之处，欢迎各位

7、读者和同行批评指正。作者2009年10月9日于北航电工电子中心第2共116页北京航空航天大学电工电子中心实验指导书VHDL编程注意事项1在VHDL中，共有3种常用对象类型：常量、变量和信号。2应注意端口信号的方向。Out方向只能被赋值；in方向可以赋值：buffer可以赋值和被赋值；由于inout就是输入/输出端口，因此可以赋值和被赋值。特别需要注意的是，当输出信号要反馈回去时，必须定义为inout。3信号使用信号赋值符“<=”。4变量使用变量赋值符“:=”。5std_logic和std_logic_vector是可综合VHDL描述中常见

8、的数据类型6在ieee.std_logic_unsigned.all包的支持下，可进行std_logic和std_logic_vector的加减运算。7在同一个进程中，信号可以被多次赋值，但是