8数字系统设计基础习题解答new

《8数字系统设计基础习题解答new》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、8数字系统设计基础习题解答128自我检测题1．答：数字系统是指对数字信息进行存储、传输、处理的电子系统。只要包括控制单元和数据处理单元就称为数字系统。2．答：首先从系统设计入手，在顶层将整个系统划分成几个子系统，然后逐级向下，再将每个子系统分为若干功能模块，每个功能模块还可以继续向下划分成子模块，直至分成许多最基本模块实现。练习题1．解：（1）电路1：分频器电路2：施密特触发器电路3：计数器电路4：锁存器电路5：BCD-七段码译码（2）控制电路可以采用摩尔状态机实现。其状态转换图如图所示。该状态机由频率为8Hz的时钟驱动，每隔0.12

2、5s，状态变化一次。控制电路采用摩尔型状态机，10个状态采用Gray码编码，以消除控制信号的毛刺。control的VHDL代码为libraryieee；useieee.std_logic_1164.all；entitycontrolisport（CLK：instd_logic；CS，R，L：outstd_logic）；endcontrol；architecturebehavofcontrolissignalcurrent_state，next_state：std_logic_vector（3downto0）；constantS0：st

3、d_logic_vector：=“0000”；constantS1：std_logic_vector：=“0001”；constantS2：std_logic_vector：=“0011”；constantS3：std_logic_vector：=“0010”；constantS4：std_logic_vector：=“0110”；PDF文件使用"pdfFactoryPro"试用版本创建www.fineprint.cn8数字系统设计基础习题解答129constantS5：std_logic_vector：=“0111”；constan

4、tS6：std_logic_vector：=“1111”；constantS7：std_logic_vector：=“1110”；constantS8：std_logic_vector：=“1100”；constantS9：std_logic_vector：=“1000”；begincom：process（current_state）begincasecurrent_stateiswhenS0=>next_state<=S1；R<=‘1’；CS<=‘0’；L<=‘0’；whenS1=>next_state<=S2；R<=‘0’；CS<

5、=‘1’；L<=‘0’；whenS2=>next_state<=S3；R<=‘0’；CS<=‘1’；L<=‘0’；whenS3=>next_state<=S4；R<=‘0’；CS<=‘1’；L<=‘0’；whenS4=>next_state<=S5；R<=‘0’；CS<=‘1’；L<=‘0’；whenS5=>next_state<=S6；R<=‘0’；CS<=‘1’；L<=‘0’；whenS6=>next_state<=S7；R<=‘0’；CS<=‘1’；L<=‘0’；whenS7=>next_state<=S8；R<=‘0’；CS<

6、=‘1’；L<=‘0’；whenS8=>next_state<=S9；R<=‘0’；CS<=‘1’；L<=‘0’；whenS9=>next_state<=S0；R<=‘0’；CS<=‘0’；L<=‘1’；whenothers=>next_state<=S0；R<='0'；CS<='0'；L<='0'；endcase；endprocesscom；reg：process（clk）beginif（clk'eventandclk='1'）thencurrent_state<=next_state；endif；endprocessreg；end

7、behav；（3）仿真结果2．PDF文件使用"pdfFactoryPro"试用版本创建www.fineprint.cn8数字系统设计基础习题解答130解：交通灯控制器可采用摩尔型状态机设计。状态机由一周期为10秒的时钟信号控制，每隔10秒钟状态就会变化一次。交通灯控制器的状态图如图所示。图中符号GaRb表示Ga=Gb=1，其它的输出变量均为0。箭头上的CaCb表示Ca=0且Cb=1时，状态将按箭头方向转移。CbCa+CbCaCb交通灯控制器VHDL代码如下：libraryieee；useieee.std_logic_1164.all；

8、useieee.std_logic_signed.all；entitytrafficisport（clk，Ca，Cb：instd_logic；Ra，Ya，Ga，Rb，Yb，Gb：outstd_logic）；end；arc