mcbsp技术在串行通信中的应用new

mcbsp技术在串行通信中的应用new

ID:34624115

大小:228.84 KB

页数:4页

时间:2019-03-08

mcbsp技术在串行通信中的应用new_第1页
mcbsp技术在串行通信中的应用new_第2页
mcbsp技术在串行通信中的应用new_第3页
mcbsp技术在串行通信中的应用new_第4页
资源描述:

《mcbsp技术在串行通信中的应用new》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第23卷第1期南通职业大学学报Vol.23No.12009年3月JOURNALOFNANTON南南通职业大学学报通职业大学学报GVOCATIONALCOLLEGEMar200.20099年年!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!!McBSP技术在串行通信中的应用薛继华,王元元(南通职业大学电子工程系,江苏南通226007)摘要:以中频数字化接收机中数字信号处理器(DSP)与3个AD73311之间的串行通信为例,介绍了TMS320VC5402的多通道缓冲串行接口(McBSP)技术;从硬件和软件两方面讨论M

2、cBSP的应用方法,并给出了部分程序。关键词:数字信号处理器;McBSP;AD73311中图分类号:TN91文献标识码:A文章编号:1008-5327(2009)01-0088-031应用背景2硬件实现中频数字化接收机天线接收到的射频信号先2.1McBSP经模拟混频变为中频信号,中频放大器由可变增TMS320VC5402提供了两个增强型高速、全益放大器(VGA)充当,它的增益受到后端双工多通道缓冲串行口McBSP。具有全双工的通AD73311输出的模拟AGC电压的控制,确保中信机制,允许连续的数据流传输,数据长度可为频放大器输出信号幅度基本恒定,且处于A/D转8、12、16、2

3、0、24、32;同时还提供了A-律和μ律换器输入动态范围内。该中频信号经A/D转换器压扩,多达128个通道的发送与接收[2]。McBSP通带通采样,完成对中频信号的数字化。数字信号过7个引脚使得一个数据通路和一个控制通路与处理单元完成信道化与滤波解调工作,输出数字外部设备相连。McBSP的引脚功能如下:DX,发数据信号以及模拟增益控制信号的数字形式[1]送引脚,与McBSP相连发送数据;DR,接收引脚,。因此,接收机有3路输出信号,即DSP(Digital与接收数据总线相连;CLKX,发送时钟引脚;SignalProcessor)输出的上边带信号(USB)、下边CLKR,接收时

4、钟引脚;FSX,发送帧同步引脚;带信号(LSB)和模拟前端自动增益控制电压(模FSR,接收帧同步引脚。拟AGC电压)。运用DSP的多通道缓冲串行接口在帧同步信号和时钟信号控制下,接收和发(McBSP0)与3个D/A转换器件通讯,可完成将相送通过DR和DX引脚与外部器件直接通讯。DSP应的数字信号转换为模拟信号的任务。其原理如内部CPU利用16位控制寄存器,通过片内外设图1所示。总线进行存取控制,实现对McBSP的管理操作。LSBCPU向数据发送寄存器(DXR)中写入待发送的AntennaU1AD73311数据,并从数据接收寄存器(DRR)读取接收到的射频混中频数字化DSPMcB

5、SP0U2AD73311USB数据。写入DXR的数据通过发送移位寄存器前端频放大信道化数字信号处理单元(XSR)移位输出至DX引脚。同样,DR引脚上接U3AD73311本振收到的数据先移位进入接收移位寄存器(RSR)AnalogAGC中,然后被复制到接收缓冲寄存器(RBR)中,RBR图1中频数字化接收机原理方框图再将数据复制到DRR中,等待CPU将数据取走。收稿日期:2008-12-11作者简介:薛继华(1976-),男,江苏如皋人,硕士,研究方向为信号与信息处理。88第1期薛继华,等:McBSP技术在串行通信中的应用这种多级缓冲方式使得片内的数据搬移和外部数用[3]。数据以串

6、口时钟速率(SCLK)传输,高位据通信可同时进行。(MSB)最先发送。2.2AD733112.3AD73311与DSP缓冲串口的联接AD73311是美国AD公司的数模转换器件。将3个AD73311串联联接,分别用作LSB、它包括4个部分:A/D转换通道,D/A转换通道,USB和模拟AGC数模转换输出。第一个串行输入/输出端口和片内参考电压电路。D/A转AD73311的SDI和SDIFS分别与DSP缓冲串口换通道由抗镜像数字内插滤波器、数字Σ-Δ调制的BDX0和BFSX0引脚相连;第二个AD73311器、1位DAC、模拟平滑滤波器和带差分输出的可的SDI和SDIFS分别与第一个的

7、SDO和SDOFS变增益放大器组成。除通用双向串行端口的5个引脚相连。第三片AD73311的SDO和SDOFS分引脚外,还有串行口“使能”端SE,以便多个别与DSP的BDR0和BFSR0引脚相连。电路连接AD73311芯片与单片DSP芯片相连,实现时分多如图2所示。路输入输出。串口允许高达8个AD73311串联使AD73311的串口时钟SCLK由主时钟MCLKBDR0BFSR0TMS320VC5402U1:AD73311U2:AD73311U3:AD73311BFSX0SDIFSSDOFSS

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。