面向zigbee射频接收芯片内嵌adc设计

面向zigbee射频接收芯片内嵌adc设计

ID:34587920

大小:4.93 MB

页数:62页

时间:2019-03-08

面向zigbee射频接收芯片内嵌adc设计_第1页
面向zigbee射频接收芯片内嵌adc设计_第2页
面向zigbee射频接收芯片内嵌adc设计_第3页
面向zigbee射频接收芯片内嵌adc设计_第4页
面向zigbee射频接收芯片内嵌adc设计_第5页
资源描述:

《面向zigbee射频接收芯片内嵌adc设计》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、摘要随着以ZigBee为代表的无线传感网络产品的爆炸性增长,对于低功耗集成电路的需求十分迫切。模数转换器(Analog—to-DigitalConverter,ADC)作为模拟和数字信号的接E1,在无线传感网络产品应用中扮演着重要角色。为了满足这些需求,低功耗模数转换器的设计已经成为当前数模混合信号设计领域的研究热点之一。论文针对ZigBee射频接收系统的应用背景,设计了一款分辨率为7比特、采样频率为16MHz的流水线结构ADC。在详细分析了流水线结构ADC误差来源的基础上,设计了2.5位,级的增益数模单元电路。在低功耗方面,采用了“无采样保持+运放共享”的低功耗设计技术。通过对经典两

2、相时钟电路的改进解决了运放共享时无失调清零的问题:反馈极性翻转方法的采用,减小了由于运放共享产生的记忆效应影响。作为流水线结构ADC中的核心模块,运算放大器性能的好坏直接影响着ADC的整体性能,论文给出了运算放大器的详细设计过程,包括运放指标的确定、电路结构的选择、运放电流的选取和以及运算放大器仿真方法等。数字校正技术的使用降低了对比较器失调的要求,因而设计了功耗较低的动态比较器。论文基于SMIC0.181am1P6M混合信号工艺,完成了低功耗ADC的电路和版图设计。电源电压为1.8V,芯片面积为O.28pm2。后仿真结果表明,在16MHz采样频率下,当输入频率为3.015625MHz

3、的正弦信号时,得到的SNDR为42.8dB,SFDR为57.6dB,功耗为2.4mW,功耗优质因子达到1.3pJ/step,满足ZigBee射频接收芯片低功耗设计的要求。关键词:ZigBee;流水线模数转换器:运算放大器;比较器;数字校正;低功耗AbstractWiththeexplosivegrowthofZigBeewirelesssensenetworkproducts,thedemandforlow-powerandhigh·speedintegratedcircuitsaleindispensible.Astheinterfaceofanalogtodi舀talworld,t

4、heanalog—to-digitalconverter(ADC)performsacriticalroleinwirelesssensenetworkproducts.Inordertomeetthedemand,designingahighperformanceADChasbecomearesearchfocusinmixedsignalcircuitdesignarea.A7bitresolution,16MHzsamplefrequencypipelinedADCisdesignedfortheapplicationofZigBeereceiver.Basedonthedeta

5、iledanalysisoftheimperfectionfactorsinpipelinedADC,a2.5biffstageMultiplyingDAC(MDAC)isdesignedtorealizethepipelinedADC.SHA—lessandOTA—sharingtechniqueisadoptedtosavepowerdissipation.OneresultofOTA-sharingisthatthenonzeroinputvoltageoftheOTAisneverreset.Theissueisresolvedbymodifyingtheclassictwo—

6、phaseclockcircuit.FeedbackpolarityinversionmethodisadoptedtoreducethememoryeffectduetoOTA—sharing.AsacoremoduleofthepipelinedADC,theOTA'sperformancedirectlyrelatestotheADC.Thedetaileddesignprocedureswhichincludechoiceofcircuitarchitecture,determinationoftheOTAspecification,calculationofcurrentne

7、ededforOTAandtheOTAsimulationmethodologyarepresented.Thedigitalerrorcorrectiontechniqueisusedtorelaxtheoffsetrequirementforcomparator.Hence,dynamiccomparatorcanbechosentoreducethepowerdissipation.TheADCchipisfabricatedinSMIC

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。